[發明專利]一種高速低功耗的加固鎖存器

有效

• 申請號: 201710052881.5
• 申請日: 2017-01-24
• 公開（公告）號: CN106936410B
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 張章;周宇澄;魏一勤;解光軍
• 申請（專利權）人: 合肥工業大學
• 主分類號: H03K3/037
• 分類號: H03K3/037;H03K19/003
• 代理公司: 合肥市科融知識產權代理事務所(普通合伙) 34126
• 代理人: 胡治中

1.一種高速低功耗的加固鎖存器，其特征在于：由三個傳輸門、兩個自恢復C單元和一個內部節點加強型C單元組成；三個傳輸門依次為第一傳輸門TG1、第二傳輸門TG2和第三傳輸門TG3；兩個自恢復C單元結構依次為：第一C單元C1和第二C單元C2；內部節點加強型C單元為單個的第三C單元C3；所述第三C單元C3含有3個信號端口，分別為：第一信號輸入端、第二信號輸入端和信號輸出端；其中，第一傳輸門TG1、第二傳輸門TG2和第三傳輸門TG3，在接受到高電平的時鐘信號CLK時打開，處于傳值狀態；在接受到低電平的時鐘信號CLK時關閉，處于鎖存狀態；第一C單元C1、第二C單元C2和第三C單元C3分別負責將各自接受到的信號反向，并輸出；具體的連接關系為：

第一傳輸門TG1的輸入端、第二傳輸門TG2的輸入端和第三傳輸門TG3的輸入端共同連接在一起；

第一傳輸門TG1的輸出端與第一C單元C1的信號輸入端相連接；第一C單元C1的信號輸出端與第三C單元C3的第一信號輸入端相連接；

第三傳輸門TG3的輸出端與第二C單元C2的信號輸入端相連接；第二C單元C2的信號輸出端與第三C單元C3的第二信號輸入端相連接；

第二傳輸門TG2輸出端與第三C單元C3的信號輸出端相連接；

第一傳輸門TG1的輸入端、第二傳輸門TG2的輸入端和第三傳輸門TG3的輸入端之間的連接點為本鎖存器的數據輸入端，記為輸入端D端口；

第二傳輸門TG2輸出端與第三C單元C3的信號輸出端之間的連接點為本鎖存器的數據輸出端，記為輸出端Q端口；

第一C單元C1由第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2組成；其中，

第一PMOS管MP1的源極接電源VDD，第一PMOS管MP1的漏極接第二PMOS管MP2的源極；第一NMOS管MN1的源極接第二NMOS管MN2的漏極；第二NMOS管MN2的源極接地；第二PMOS管MP2的柵極與第一NMOS管MN1的柵極相連接，第二PMOS管MP2的柵極與第一NMOS管MN1的柵極之間的節點為第一C單元C1的信號輸入端d1；第一PMOS管MP1的柵極與第二PMOS管MP2的漏極、第一NMOS管MN1的漏極和第二NMOS管MN2的柵極相連接，第一PMOS管MP1的柵極與第二PMOS管MP2的漏極、第一NMOS管MN1的漏極和第二NMOS管MN2的柵極之間的節點為第一C單元C1的信號輸出端Qb1；第一PMOS管MP1的襯底與第二PMOS管MP2的襯底接電源VDD；第一NMOS管MN1的襯底和第二NMOS管MN2的襯底接地；

第一C單元C1與第二C單元C2的結構相同，均為自恢復C單元；

內部節點加強型C單元，即第三C單元C3是由第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7和第八NMOS管MN8組成；其中，

第五PMOS管MP5的源極與第七NMOS管MN7的漏極接電源VDD，第五PMOS管MP5的漏極與第六PMOS管MP6的源極、第七NMOS管MN7的源級相連接，為內部節點n5；第五NMOS管MN5的源極與第六NMOS管MN6的漏極、第七PMOS管MP7的源極相連接,為內部節點n6；第六NMOS管MN6的源極與第七PMOS管MP7的漏極接地；第五PMOS管MP5的柵極與第六NMOS管MN6的柵極相連接，為內部節點加強型C單元結構的第一信號輸入端Qb1；第六PMOS管MP6的柵極與第五NMOS管MN5的柵極、第八PMOS管MP8的柵極和第八NMOS管MN8的柵極相連接，為內部節點加強型C單元結構的第二信號輸入端，內部節點加強型C單元結構的第二信號輸入端即為儲存節點Qb2；第六PMOS管MP6的漏極與第五NMOS管MN5的漏極、第七PMOS管MP7的柵極和第七NMOS管MN7的柵極相連接，為內部節點加強型C單元結構的信號輸出端；第八PMOS管的MP8的源極、第八PMOS管的MP8的漏極、第八NMOS管的MN8的源極、第八NMOS管的MN8的漏極均接地；第五PMOS管MP5的襯底、第六PMOS管MP6的襯底、第七PMOS管MP7的襯底和第八PMOS管MP8的襯底均接電源VDD；第五NMOS管MN5的襯底、第六NMOS管MN6的襯底、第七NMOS管MN7的襯底和第八NMOS管MN8的襯底均接地。