[發(fā)明專利]控制eDRAM深溝槽上方的外延生長以及如此形成的eDRAM

有效

• 申請?zhí)枺?/td>: 201710045521.2
• 申請日: 2017-01-20
• 公開（公告）號: CN107017166B
• 公開（公告）日: 2020-10-20
• 發(fā)明（設(shè)計(jì)）人: M·A·史密斯;S·S·馬哈詹;H·L·霍
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8242;H01L27/108;H01L29/06;H01L29/10;H01L29/78
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明涉及控制eDRAM深溝槽上方的外延生長以及如此形成的eDRAM，其提供形成eDRAM的多晶硅填充深溝槽的方法。該方法可包括在襯底中形成多個(gè)多晶硅填充深溝槽。向該溝槽的上部引入外延抑制摻雜物。接著，在該襯底上方形成多個(gè)鰭片，各多晶硅填充深溝槽包括延伸于其上方的相應(yīng)鰭片。至少在該多晶硅填充深溝槽上方外延生長硅層。該多晶硅填充深溝槽中的該摻雜物用以控制該硅層的該外延生長，以消除或防止在先進(jìn)技術(shù)節(jié)點(diǎn)與相鄰鰭片和/或深溝槽短路。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造，尤其涉及控制嵌入式動(dòng)態(tài)隨機(jī)訪問存儲器(embeddeddynamic random access memory；eDRAM)的多晶硅填充深溝槽上方的外延生長的方法，以及如此形成的eDRAM。

背景技術(shù)

集成電路(integrated circuit；IC)技術(shù)向更小導(dǎo)線寬度的持續(xù)發(fā)展不斷帶來挑戰(zhàn)。一種現(xiàn)有技術(shù)在絕緣體上半導(dǎo)體襯底上采用“14納米”線寬(對于不同結(jié)構(gòu)，寬度不同；例如，鰭片為約10納米寬，柵極為20納米寬)。目前在IC形成期間帶來挑戰(zhàn)的此技術(shù)中的一種結(jié)構(gòu)包括嵌入式動(dòng)態(tài)隨機(jī)訪問存儲器(eDRAM)。尤其，各eDRAM包括與相應(yīng)finFET晶體管耦接的多晶硅填充深溝槽電容器。該多晶硅填充深溝槽形成于襯底中，且該晶體管形成于該深溝槽上方并與其橫向相鄰。如所理解的那樣，各深溝槽充當(dāng)電容器，其在與其耦接的晶體管的控制下提供存儲器單元。

請參照圖1及2，其分別顯示示例eDRAM 8的部分形成的平面視圖及剖視圖。如圖1中所示，晶體管10作為鰭式場效應(yīng)晶體管(fin type field effect transistor；finFET)形成，并因此包括薄的、緊密相間的半導(dǎo)體條或“鰭片”12，在該鰭片上形成柵極導(dǎo)體14。晶體管10的源/漏區(qū)(未標(biāo)號)形成于n型晶體管鰭片12的端部，如多晶硅填充深溝槽電容器20那樣。深溝槽電容器20延伸進(jìn)入圖1的頁面中。如圖2中所示，晶體管10的漏區(qū)22通常耦接其下方的多晶硅填充深溝槽電容器20。在該finFET制造期間，如圖2中所示，在多晶硅填充深溝槽20上方的漏區(qū)22中生長外延硅薄層24。如圖2中所示，在該外延制程之前可稍微凹入多晶硅填充深溝槽20。形成該eDRAM的挑戰(zhàn)產(chǎn)生于：在深溝槽20的該多晶硅上方的外延硅24的該生長或成核與僅在單晶硅上方相比可更加快速且隨機(jī)(見圖1中的外延硅24的隨機(jī)形狀)。在此情況下，由于晶體管10的鰭片12如此緊密相間，因此在多晶硅填充深溝槽20上方的外延硅24生長使沉積外延硅24將深溝槽20和/或相鄰鰭片12短路，也就是將相鄰鰭片和/或溝槽電性結(jié)合在一起并使該eDRAM無法操作。圖1及2中以虛橢圓顯示潛在的短路區(qū)域。目前的情況導(dǎo)致eDRAM形成期間的良率損失并限制eDRAM在14納米技術(shù)節(jié)點(diǎn)及以下的開發(fā)。

已提出若干方法來解決上述挑戰(zhàn)。在一種方法中，已提出向該鰭片中注入磷，但此方法負(fù)面影響裝置性能。其它建議包括：對該漏區(qū)執(zhí)行更長且更深的凹入，但已證明這在減少深溝槽短路方面無效并增加帶電阻；對該多晶硅執(zhí)行回蝕刻，但這需要在溝槽形成以后的額外掩膜以及數(shù)個(gè)額外制程步驟；設(shè)置氧化物塞，其增加帶電阻并負(fù)面影響裝置性能；以及設(shè)置深溝槽套圈，其也趨向于增加電阻并減慢該eDRAM的讀/寫速度。

發(fā)明內(nèi)容

本發(fā)明的第一態(tài)樣涉及一種方法，該方法包括：在襯底中形成多個(gè)多晶硅填充深溝槽；向該多個(gè)多晶硅填充深溝槽的上部引入外延抑制摻雜物；在該襯底上方形成多個(gè)鰭片，各多晶硅填充深溝槽與延伸于其上方的相應(yīng)鰭片連接；以及至少在該多晶硅填充深溝槽上方外延生長硅層。

本發(fā)明的第二態(tài)樣包括一種嵌入式動(dòng)態(tài)隨機(jī)訪問存儲器(eDRAM)，該eDRAM包括：襯底；位于該襯底中的多晶硅填充深溝槽，該多晶硅填充深溝槽包括摻雜上部，該摻雜上部包括外延抑制摻雜物；以及延伸于該多晶硅填充深溝槽上方的鰭式場效應(yīng)晶體管(finFET)，該finFET包括延伸于該多晶硅填充深溝槽的該摻雜上部上方的外延硅層，該外延硅層具有與該多晶硅填充深溝槽的該摻雜上部的周邊基本相同的周邊。