[發明專利]半導體器件邏輯電路

有效

• 申請號: 200710040972.3
• 申請日: 2007-05-21
• 公開（公告）號: CN101312193A
• 公開（公告）日: 2008-11-26
• 發明（設計）人: 王津洲
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 李文紅

1.一種半導體器件邏輯電路，包括并聯的第一PMOS器件(10)和第二PMOS器件(20)，以及串聯的第一NMOS器件(30)和第二NMOS器件(40)；所述第一PMOS器件(10)的源極(12)與所述第二PMOS器件(20)的源極(22)相連并接至高電位端(37)，所述第一PMOS器件(10)的漏極(13)與所述第二PMOS器件(20)的漏極(23)相連后接至輸出端(36)；所述第一NMOS器件(30)的漏極(32)接輸出端(36)，源極(33)與所述第二NMOS器件(40)的漏極(42)相連，所述第二NMOS器件(40)的源極(43)接低電位端(38)；所述第一PMOS器件(10)的柵極(11)與所述第二NMOS器件(40)的柵極(41)相連后接輸入端(34)，所述第二PMOS器件(20)的柵極(21)與所述第一NMOS器件(30)的柵極(31)相連后接輸入端(35)，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的柵極溝道層中與源極和漏極中的主要帶電離子為相同型態；所述第一NMOS器件(30)和第二NMOS器件(40)的柵極溝道層中與源極和漏極中的主要帶電離子為相同型態；其中，第一PMOS器件(10)和第二PMOS器件(20)、第一NMOS器件(30)和第二NMOS器件(40)的襯底為硅，所述柵極溝道層中離子摻雜的濃度為1E14到1E15/cm³，所述源極和漏極中離子摻雜濃度為1E19到4E21/cm³，在無外加電壓熱平衡狀態下，柵極溝道層與兩側的源極和漏極之間形成電位差小于0.55伏特的勢壘，低于半導體的能帶間隙的一半。

2.根據權利要求1所述的半導體器件邏輯電路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的柵極溝道層中包含有三價離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。

3.根據權利要求1所述的半導體器件邏輯電路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)的源極和漏極中包含有三價離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。

4.根據權利要求1所述的半導體器件邏輯電路，其特征在于：第一NMOS器件(30)和第二NMOS器件(40)的柵極溝道層中包含有五價離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者多種。

5.根據權利要求1所述的半導體器件邏輯電路，其特征在于：第一NMOS器件(30)和第二NMOS器件(40)的源極和漏極中包含有五價離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者多種。

6.根據權利要求1所述的半導體器件邏輯電路，其特征在于：所述第一PMOS器件(10)和第二PMOS器件(20)置于N型阱中。

7.根據權利要求6所述的半導體器件邏輯電路，其特征在于：所述N型阱中包含有五價離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者多種。

8.根據權利要求7所述的半導體器件邏輯電路，其特征在于：所述N型阱中離子摻雜物的濃度為1E16到2E19/cm³。

9.根據權利要求1所述的半導體器件邏輯電路，其特征在于：所述第一NMOS器件(30)和第二NMOS器件(40)置于P型阱中。

10.根據權利要求9所述的半導體器件邏輯電路，其特征在于：所述P型阱中包含有三價離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。

11.根據權利要求10所述的半導體器件邏輯電路，其特征在于：所述P型阱中離子摻雜物的濃度為1E16到2E19/cm³。