[發明專利]降低逆向漏電流的SiCMOSFET組件及其制造方法

在審

• 申請號: 201710035516.3
• 申請日: 2017-01-18
• 公開（公告）號: CN106920834A
• 公開（公告）日: 2017-07-04
• 發明（設計）人: 廖奇泊;古一夫;陳俊峰;周雯
• 申請（專利權）人: 廈門芯晶亮電子科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/36;H01L29/78;H01L21/336
• 代理公司: 上海漢聲知識產權代理有限公司31236
• 代理人: 郭國中

技術領域

本發明涉及一種SiC MOSFET組件及其制造方法，具體地，涉及一種降低逆向漏電流(reverse leakage current)的SiC MOSFET組件及其制造方法。

背景技術

在SiC(碳化硅)MOSFET功率組件的制造工藝上，在N型的SiC基板上沉積一個P型的Silicon(硅)，但是由于SiC和Silicon存在晶格和熱膨不匹配的問題，在接口(junction interface)上存在很多結構性和電性上的缺陷(defect)，在逆向偏壓時(reverse bias)由于空乏區(depletion region)的高電場發生在這個區域，接口缺陷所形成帶隙陷阱(bandgap trap)因高電場所生成的少數載子電流會遠大于傳統silicon晶圓的逆向漏電流。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種降低逆向漏電流的SiC MOSFET組件及其制造方法，其改變空乏區和電場的分布，避免高電場出現在P型silicon接口的缺陷區域，因此可以降低組件的逆向漏電流。

根據本發明的一個方面，提供一種降低逆向漏電流的SiC MOSFET組件，其特征在于，包括金屬層、絕緣層、源極層、P阱、多晶硅層、柵極絕緣層、P型植入區、N型碳化硅基板、N型漏極層，N型漏極層位于N型碳化硅基板的底端，柵極絕緣層、P型植入區都位于N型碳化硅基板的頂端，P型植入區位于P阱的下方，源極層、P阱都位于柵極絕緣層的側面，源極層位于P阱的上方，多晶硅層位于柵極絕緣層內，源極層、多晶硅層、柵極絕緣層都位于絕緣層的下方，絕緣層位于金屬層內。

本發明還提供一種降低逆向漏電流的SiC MOSFET組件的制造方法，其特征在于，包括以下步驟：

步驟一，N型漏極層位于N型基板的底端，在N型基板上沉積N型SiC，形成N型碳化硅基板；

步驟二，曝光顯影后進行SiC蝕刻及P型離子植，在這里P型參雜濃度必須大于N型的SiC濃度，形成P型植入區；

步驟三，P型硅沉積，形成P阱；

步驟四，柵極溝槽曝光顯影及蝕刻，形成柵極溝槽結構；

步驟五，蝕刻及光阻去除后沉積薄層N型多晶硅及氧化，形成柵極絕緣層；

步驟六，N型多晶硅沉積及回蝕刻，形成多晶硅層；

步驟七，源極N型重摻雜離子植入，形成源極層；

步驟八，介電層沉積及連接處曝光顯影及蝕刻，形成絕緣層；

步驟九，金屬層沉積曝光顯影及蝕刻，形成金屬層。

與現有技術相比，本發明具有如下的有益效果：本發明改變空乏區和電場的分布，避免高電場出現在P型silicon接口的缺陷區域，因此可以降低組件的逆向漏電流。本發明改善傳統組件架構中高電場跨壓于接口結構缺陷區域的問題，解決SiC組件中因SiC和Si晶格不匹配的而造成接口缺陷而造成高逆向漏電流和組件特性衰退的問題。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯：

圖1為現有技術在N型的SiC基板上沉積一個P型的Silicon的結構示意圖。

圖2為本發明降低逆向漏電流的SiC MOSFET組件的結構示意圖。

具體實施方式

下面結合具體實施例對本發明進行詳細說明。以下實施例將有助于本領域的技術人員進一步理解本發明，但不以任何形式限制本發明。應當指出的是，對本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進。這些都屬于本發明的保護范圍。

如圖1所示，現有技術在N型的SiC基板1上沉積一個P型的Silicon2時，因為兩者晶格結構和晶格系數的差異，在接口上會存在結構和電性的缺陷3，在逆向偏壓時，由于PN結的特性，空乏區會從接口向兩端延伸，而高電場主要跨壓于接口結構缺陷區域，因此而增加逆向漏電流和影響組件特性。