[發明專利]有源柵極之上的柵極觸點結構及其制造方法

有效

• 申請號: 201710034693.X
• 申請日: 2013-08-28
• 公開（公告）號: CN107425065B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: A·J·派特;T·加尼;M·博爾;C·韋布;H·戈麥斯;A·卡佩拉尼
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/768;H01L21/336
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

描述了布置在柵極的有源部分上的柵極觸點結構以及形成這種柵極觸點結構的方法。例如，一種半導體結構包括具有有源區和隔離區的襯底。柵極結構具有布置在所述襯底的有源區上的部分和布置在所述襯底的隔離區上的部分。源極區和漏極區布置在所述襯底的有源區中、并且位于所述柵極結構的布置在有源區上的部分的任一側上。柵極觸點結構布置在所述柵極結構的布置在所述襯底的有源區上的部分上。

本申請為分案申請，其原申請的申請日是2013年8月28日，申請號為201380043706.X，發明名稱為“有源柵極之上的柵極觸點結構及其制造方法”。

技術領域

本發明的實施例涉及半導體器件和工藝的領域，具體而言，涉及布置在柵極的有源部分之上的柵極觸點結構以及形成這種柵極觸點結構的方法。

背景技術

過去幾十年中，集成電路中的特征的縮放已經成為日益增長的半導體工業背后的驅動力。縮小到越來越小的特征實現了功能單元在半導體芯片的有限基板面上增大的密度。例如，減小晶體管尺寸允許在芯片上包含增大數量的存儲或邏輯器件，導致制造出具有增大容量的產品。但對于更大容量的驅策并非沒有問題。優化每一個器件的性能的必要性變得日益顯著。

在集成電路器件的制造中，諸如三柵晶體管之類的多柵晶體管隨著器件尺寸不斷縮小而變得更為普遍。在傳統工藝中，通常在體硅襯底或者絕緣體上硅襯底上制造三柵晶體管。在一些情況下，體硅襯底由于其成本較低，并且因為它們實現了不太復雜的三柵制造工藝而是優選的。

但縮小三柵晶體管的尺寸并非沒有后患。隨著微電子電路的這些基本構件塊的尺寸減小，以及隨著在給定區域中制造的基本構件塊的絕對數量增大，對于用于形成這些構件塊的圖案的光刻工藝的約束變得難以克服。具體而言，在半導體疊置體中的圖案化的特征的最小尺寸(臨界尺寸)與這種特征之間的間隔之間存在折衷。

附圖說明

圖1A示出了具有被布置在柵極電極的無源部分上的柵極觸點的半導體器件的平面圖。

圖1B示出了具有被布置在柵極電極的無源部分上的柵極觸點的平面半導體器件的橫截面圖。

圖1C示出了具有被布置在柵極電極的無源部分上的柵極觸點的非平面半導體器件的橫截面圖。

圖2A示出了根據本發明的實施例的具有被布置在柵極電極的有源部分上的柵極觸點過孔的半導體器件的平面圖。

圖2B示出了根據本發明的實施例的具有被布置在柵極電極的有源部分上的柵極觸點過孔的平面半導體器件的橫截面圖。

圖2C示出了根據本發明的實施例的具有被布置在柵極電極的有源部分上的柵極觸點過孔的非平面半導體器件的橫截面圖。

圖3A-3F示出了表示根據本發明的實施例的在制造半導體結構的方法中的不同操作的橫截面圖，所述半導體結構具有被布置在柵極的有源部分上的柵極觸點結構，其中：

圖3A示出了在溝槽觸點形成之后的半導體結構；

圖3B示出了在圖3A的結構的間隔體內的溝槽觸點的凹陷和在其上的絕緣帽蓋層的形成；

圖3C示出了在圖3B的結構上的層間電介質(ILD)和硬掩模疊置體的形成和圖案化；

圖3D示出了過孔開口在層間電介質(ILD)中的形成以及從金屬(0)溝槽到圖3C的結構的一個或多個凹陷溝槽觸點的延伸；

圖3E示出了過孔開口在層間電介質(ILD)中的形成以及從金屬(0)溝槽到圖3D的結構的一個或多個柵極疊置體結構的延伸；

圖3F示出了在相關于圖3E所述的結構的金屬(0)溝槽與過孔開口中的金屬觸點結構的形成。

圖4示出了根據本發明的另一個實施例的具有被布置在柵極電極的有源部分上的柵極觸點過孔的另一個非平面半導體器件的橫截面圖。