[發明專利]多值寄存器在審
| 申請號： | 201710024247.0 | 申請日： | 2017-01-03 |
| 公開（公告）號： | CN108268240A | 公開（公告）日： | 2018-07-10 |
| 發明（設計）人： | 胡五生 | 申請（專利權）人： | 胡五生 |
| 主分類號： | G06F7/38 | 分類號： | G06F7/38;H03K19/20 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 741002 甘肅省*** | 國省代碼： | 甘肅;62 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 寄存器 權值寄存器 輸入端 二進制 三進制 十進制 四進制 控制輸入端 二極管 輸出 傳統的 控制線 多位 進制 隔離 保存 | ||
【權利要求書】：
1.一種多位多值寄存器由多個權值寄存器組成，所述的權值寄存器有二進制，三進制，四進制.......十進制N進制，所述的權值寄存器是由傳統的二值寄存器組合而成，二進制用兩個二值寄存器，三進制用三個二值寄存器，四進制用四個二值寄存器......十進制用十個二值寄存器，分別把一位位權碼中的權值a0，a1，a2，........an用各自獨立的二值寄存器Q0，Q1，Q2，...Qn進行保存，使得權值a0接Q0的輸入端，權值a1接Q1的輸入端，權值a2接Q2的輸入端，.......權值an接Qn的輸入端，各控制線直接連接，構成一個控制輸入端，二值寄存器Q0，Q1，Q2，...Qn的輸出經二極管d0，d1，d2，d3，......dn隔離構成權值輸出a0，a1，a2，........an；為所述的權值寄存器；把相同進位制的權值寄存器QZ0，QZ1，QZ2.....QZn依次進行組合并將控制端互連構成多位多進制寄存器，各權值寄存器的各輸入端的組合做為數據輸入端，各權值寄存器的輸出端的組合做為數據輸出端，各權值寄存器的控制端互相連接做位控制輸入端。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于胡五生，未經胡五生許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710024247.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：多進制運算器賦意分形算法電路
- 下一篇：多進制算數運算器
