[發明專利]制造含高電阻率層的半導體結構的方法及相關半導體結構

有效

• 申請號: 201710022513.6
• 申請日: 2017-01-12
• 公開（公告）號: CN107068571B
• 公開（公告）日: 2021-09-10
• 發明（設計）人: I·拉杜;E·德博內
• 申請（專利權）人: SOITEC公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/14;H01L23/48
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

制造含高電阻率層的半導體結構的方法及相關半導體結構。形成半導體結構(140)的方法包括：在初始襯底(102)上形成器件層(100)；將器件層(100)的第一表面附接至臨時襯底；以及通過去除初始襯底(102)的一部分來在器件層(100)的第二表面上形成高電阻率層(136)。該方法進一步包括，將最終襯底(132)附接至高電阻率層(136)，以及去除臨時襯底。通過這樣的方法制造的半導體結構(140)，其包括最終襯底(132)、設置在最終襯底(132)上的高電阻率層(136)以及設置在高電阻率層(136)上的器件層(100)。

技術領域

本發明的實施方案涉及可以用于制造包括高電阻率層的半導體結構的方法，以及使用該方法制造的半導體結構和器件。

背景技術

射頻(RF)電子開關器件(例如，RF CMOS器件)的性能可能取決于制造這些器件的襯底的電阻率。最近，為了制造具有更好的性能的RF CMOS器件，已經利用了先進的絕緣體上半導體(SeOI)襯底，例如高電阻率絕緣體上硅(HR-SOI)。例如，由HR-SOI制造的RF器件已經展示出了較小的RF損耗。

器件的有源層的雙(或兩次)層轉移(DLT，double layer transfer)使得初始襯底能夠被替換為最終襯底，最終襯底更適于提高在其上形成的器件的RF性能。

簡而言之，(例如包括多個RF CMOS器件的)器件層可以制造在初始襯底中或初始襯底上。器件層可以隨后附接至臨時襯底。在器件層附接至臨時襯底的情況下，初始襯底的一部分可以被去除并被替換為更適于增強RF性能的最終襯底。一旦器件層附接到了最終襯底，可以去除臨時襯底，從而完成器件層的DLT工藝。例如，已經利用初始SOI式襯底展示了用于RF CMOS的DLT。

在利用初始SOI式襯底時，SOI式襯底的體硅承載部在DLT工藝中被完全去除，從而去除了可能會影響RF性能的不希望的低電阻率通路。然而，對于由標準體襯底制造的RFCMOS器件，制造工藝會使得一定殘余厚度的初始襯底可能保留為鄰接于RF CMOS器件。該剩下的殘余厚度的初始襯底可能會充當低電阻率通路，導致RF損耗以及器件層的RF性能的下降。

發明內容

本發明內容用于引入一組簡化形式的概念。這些概念在下面的本申請的示例性實施方案的具體實施方式中得到進一步地詳細描述。本發明內容并不旨在指明所要求保護的主題的關鍵特征或必要特征，也不旨在用以限定所要求保護的主題的范圍。

在一些實施方案中，本申請包括制造半導體結構的方法。該形成半導體結構的方法包括：-在初始襯底上形成器件層；

-將器件層的第一表面附接至臨時襯底；

-形成高電阻率層，其中，形成高電阻率層包括去除初始襯底的一部分，高電阻率層包括初始襯底的剩余部分；

-將最終襯底(132、232)附接至高電阻率層(136、236)；以及

-去除臨時襯底(114、214)。

根據本發明的其他非限制性的特征(這些特征單獨使用或以任何技術上可行的方式組合而使用)：

·去除初始襯底的一部分包括減薄初始襯底的一部分；

·去除初始襯底的一部分包括形成延伸通過初始襯底的剩余部分的多個穿孔；

·通過初始襯底的剩余部分形成多個穿孔包括：

ο在初始襯底的剩余部分的暴露表面上形成遮罩層，以及

ο通過初始襯底的未遮罩的剩余部分刻蝕穿孔。

·遮罩層包括多個遮罩元件，并且所述方法包括：將所述多個遮罩元件的總表面面積選擇為小于初始襯底的剩余部分的暴露表面的總表面面積的百分之七十五(75)；