[發明專利]三維半導體存儲器件及其制造方法

有效

• 申請號: 201710011121.X
• 申請日: 2017-01-06
• 公開（公告）號: CN107039457B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 鄭夛惲;李星勛;尹石重;樸玄睦;申重植;尹永培
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11578
• 分類號: H01L27/11578;H01L27/11568;H01L27/11573;H01L27/11551;H01L27/11521;H01L27/11526
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種三維(3D)半導體存儲器件，包括：

基板，包括單元陣列區和連接區；

下層疊結構，包括豎直地層疊在所述基板上的多個下電極，所述下層疊結構包括在所述連接區上在第一方向上延伸的第一階梯結構以及在所述連接區上在第二方向上延伸的第二階梯結構，所述第二方向基本上垂直于所述第一方向；以及

多個中間層疊結構，豎直地層疊在所述下層疊結構上，所述多個中間層疊結構的每個包括豎直地層疊在所述基板上的多個中間電極，所述多個中間層疊結構的每個包括在所述連接區上在所述第二方向上延伸的第三階梯結構，

其中所述多個中間層疊結構中的第一個中間層疊結構暴露所述多個中間層疊結構中的第二個中間層疊結構的所述第三階梯結構，所述第二個中間層疊結構在所述多個中間層疊結構中的所述第一個中間層疊結構與所述基板之間，

其中所述多個下電極的每個和所述多個中間電極的每個包括：

在所述單元陣列區上在所述第一方向上延伸的多個電極部分，所述多個電極部分在所述第二方向上彼此間隔開；

電極連接部分，在所述連接區上在所述第二方向上延伸以使所述多個電極部分水平地彼此連接；以及

多個延伸部分，在所述第一方向上從所述電極連接部分延伸到所述連接區上，所述多個延伸部分在所述第二方向上彼此間隔開。

2.根據權利要求1所述的3D半導體存儲器件，其中所述多個中間層疊結構的每個的所述多個中間電極包括平行于所述第二方向的基本上彼此共面的側壁。

3.根據權利要求1所述的3D半導體存儲器件，其中所述多個中間層疊結構暴露所述下層疊結構的在所述連接區上的所述第一階梯結構和所述第二階梯結構。

4.根據權利要求1所述的3D半導體存儲器件，其中所述多個下電極的每個包括通過所述多個下電極中的緊接著設置在其上的一個下電極暴露的下焊盤區，

其中所述多個中間電極的每個包括通過所述多個中間電極中的緊接著設置在其上的一個中間電極暴露的中間焊盤區，以及

其中所述下焊盤區在所述第一方向上的長度大于所述中間焊盤區在所述第一方向上的長度。

5.根據權利要求4所述的3D半導體存儲器件，其中所述中間焊盤區的表面面積基本上彼此相等，以及

其中所述多個中間層疊結構的每個的所述中間焊盤區在平面圖中在所述第二方向上布置。

6.根據權利要求4所述的3D半導體存儲器件，其中所述下焊盤區的表面面積隨著從所述基板起的豎直距離增加而減小。

7.根據權利要求4所述的3D半導體存儲器件，其中所述下焊盤區在所述第二方向上的寬度大于所述中間焊盤區在所述第二方向上的寬度。

8.根據權利要求1所述的3D半導體存儲器件，其中所述多個中間電極的每個暴露所述多個中間電極中的緊接著設置在其下的一個中間電極的所述多個延伸部分的其中之一的一部分。

9.根據權利要求1所述的3D半導體存儲器件，其中所述多個下電極的每個暴露所述多個下電極中的緊接著設置在其下的一個下電極的所述多個延伸部分的部分。

10.根據權利要求1所述的3D半導體存儲器件，還包括：

上層疊結構，設置在所述多個中間層疊結構中的最上面的一個中間層疊結構上，

其中所述上層疊結構包括豎直地層疊在所述多個中間層疊結構中的最上面的一個中間層疊結構上的多個上電極，以及

其中所述上層疊結構包括在所述連接區上在所述第一方向上延伸的第四階梯結構。

11.根據權利要求10所述的3D半導體存儲器件，其中所述多個中間電極的每個包括通過所述多個中間電極中的緊接著設置在其上的一個中間電極暴露的中間焊盤區，

其中所述多個上電極的每個包括通過所述多個上電極中的緊接著設置在其上的一個上電極暴露的上焊盤區，以及

其中所述上焊盤區的表面面積大于所述中間焊盤區的表面面積。