[發明專利]針對邏輯和CPU均可讀寫存儲器的測試方法

有效

• 申請號: 201710005111.5
• 申請日: 2017-01-04
• 公開（公告）號: CN106653098B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 段光生;唐飛;孫冠男
• 申請（專利權）人: 盛科網絡（蘇州）有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 王鋒

本發明公開了一種針對邏輯和CPU均可讀寫存儲器的測試方法，包括：分配邏輯和CPU對存儲器操作的地址，分配的地址不超過所述存儲器的地址邊界，且邏輯操作的地址與CPU操作的地址互不相同；發送一定數量的激勵，進行模擬仿真測試，并在測試期間監測對所述存儲器操作的正確性。采用本發明可以測試邏輯和CPU同時讀寫存儲器的正確性，并且驗證仲裁邏輯的正確性，降低芯片二次投片的風險，節省了經濟費用。

技術領域

本發明涉及芯片存儲器驗證技術領域，具體涉及一種針對邏輯和CPU均可讀寫存儲器的測試方法。

背景技術

針對邏輯和CPU均可讀寫的存儲器，兩者的讀寫仲裁需要充分測試，一旦仲裁邏輯出現問題，將會導致CPU或者邏輯操作失敗。傳統的測試方法只能將CPU操作和邏輯操作放在不同的測試例分開來測試，這樣無法充分驗證CPU和邏輯對存儲器同時進行操作的情況。由于CPU讀寫存儲器的結果和時序緊密相關，而驗證模型主要用來驗證邏輯電路行為的正確性，因此驗證模型中通常沒有CPU操作的存儲器接口。在仿真測試時，如果CPU和邏輯同時讀寫存儲器，且被測對象中存儲器的某個條目被CPU改寫，這樣驗證模型從存儲器讀到的值和被測電路讀到的值就不一樣，導致被測電路和驗證模型結果檢查不能通過，最后導致仿真測試失敗，無法驗證CPU和邏輯讀寫操作的正確性。

發明內容

針對現有技術的不足，本發明的主要目的在于：提出一種針對邏輯和CPU均可讀寫存儲器的測試方法，以測試邏輯和CPU對存儲器同時進行操作的正確性，使得邏輯設計得到充分的測試和驗證。

為實現前述目的，本發明公開了一種針對邏輯和CPU均可讀寫存儲器的測試方法，具體包括：

分配邏輯和CPU對存儲器操作的地址，分配的地址不超過所述存儲器的地址邊界，且邏輯操作的地址與CPU操作的地址互不相同；

發送一定數量的激勵，進行模擬仿真測試，并在測試期間監測對所述存儲器操作的正確性。

優選地，所述激勵包括邏輯和CPU對所述存儲器的讀寫操作。

優選地，所述在測試期間監測對所述存儲器操作的正確性包括：

在仿真測試期間監測CPU動態寫所述存儲器操作、CPU動態讀所述存儲器操作以及邏輯讀寫所述存儲器操作的正確性。

優選地，所述方法還包括在仿真測試前，打開驗證模型自動檢查開關，將驗證模型與邏輯操作結果進行比較，用于檢查邏輯設計的正確性。

優選地，隨機分配邏輯和CPU對存儲器操作的地址。

與現有技術相比，本發明的優點在于：本發明公開的一種針對邏輯和CPU均可讀寫存儲器的測試方法，通過為邏輯操作和CPU操作劃分不同的訪問地址，不僅可以測試邏輯和CPU同時讀寫存儲器的正確性，還能驗證仲裁邏輯的正確性，采用本發明的測試方法可降低芯片二次投片的風險，從而節省了經濟費用。

附圖說明

圖1是本發明一實施例提出的邏輯和CPU同時讀寫存儲器示意圖。

具體實施方式

鑒于現有技術中的不足，本案發明人經長期研究和大量實踐，得以提出本發明的技術方案。如下將對該技術方案、其實施過程及原理等作進一步的解釋說明。

本發明實施例提出一種將CPU操作和邏輯操作放在同一測試例測試的方法，該方法為CPU操作和邏輯操作分配不同的訪問地址，分配的地址不超過存儲器的地址邊界，且邏輯操作的地址與CPU操作的地址互不相同，同時記錄所述分配的操作地址。

將驗證模型中輸出結果比較功能打開，發送一定數量的激勵，進行模擬仿真測試，并在測試期間監測對所述存儲器操作的正確性，從而可以使用驗證模型實時檢查設計的正確性，同時邏輯設計又達到了充分的測試和驗證。