[發明專利]臺階形貌的工藝方法

在審

• 申請號: 201710003974.9
• 申請日: 2017-01-04
• 公開（公告）號: CN106876321A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 李豪
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/423;H01L21/336;H01L21/306
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體制造領域，特別是指一種深溝槽填充方法。

背景技術

在半導體制造工藝中，臺階形貌是經常出現的，比如在進行深溝槽填充之后，由于溝槽內填充的材質表面會低于襯底表面的材質，在溝槽口形成臺階；淀積各種膜層之后刻蝕形成的臺階，等等。又例如，溝槽柵MOSFET產品在形成隔離溝槽內多晶硅引出的結構時，用光刻膠保護隔離溝槽引出處的氧化硅，濕法刻蝕時，氧化硅層形成了約的臺階。柵極多晶硅poly淀積后，臺階處的多晶硅較其它地方厚約如圖1所示。柵極多晶硅回刻時，在保證柵極多晶硅凹陷的同時無法將臺階處的多晶硅刻蝕干凈，最終引起器件短路，如圖2所示。

發明內容

本發明所要解決的技術問題是提供一種臺階形貌的工藝方法，能夠避免上層膜質在臺階處刻蝕后不會有殘留。

本發明所述的一種臺階形貌的工藝方法，在具有臺階形貌的第一層膜上覆蓋淀積第二層膜，淀積的第二層膜同樣復制形成有臺階，其特征在于：對第二層膜先進行化學機械研磨，將第二層膜的臺階研磨掉，使第二層膜的表面變成平面而不再具有臺階之后，再對剩余的第二層膜進行刻蝕。

進一步地，在對所述第二層膜進行化學機械研磨，研磨的厚度為6000～研磨至第二層膜表面平坦無臺階。

進一步地，研磨后對剩余的第二層膜進行刻蝕，采用的方法為干法刻蝕。

進一步地，干法刻蝕時，原臺階處的第二層膜不會偏厚，干法回刻后臺階處不會有第二層膜的膜質殘留。

所述第一層膜為氧化硅膜，或者為其他材質的膜層；所述第二層膜為多晶硅膜，或者為其他材質的膜層。

本發明臺階形貌的工藝方法，在對具有臺階形貌的第二層膜進行刻蝕之前，先進行化學機械研磨，使其臺階消失，表面平坦，然后再進行干法刻蝕，這樣研磨之后的臺階處第二層膜質不會偏厚，干法刻蝕時能保證原臺階處的第二層膜刻蝕干凈，不會導致第二層膜質殘留所帶來的其他問題。

附圖說明

圖1是溝槽柵MOSFET產品柵極多晶硅淀積之后的示意圖，在柵極多晶硅之下為氧化硅層，柵極多晶硅及氧化硅層均具有臺階。

圖2是柵極多晶硅干法刻蝕之后的示意圖，由于臺階處的多晶硅較厚，干法刻蝕不能完全刻蝕干凈，在刻蝕完成之后，氧化硅層臺階處有多晶硅的殘留。

圖3是本發明工藝方法對第二膜層進行化學機械研磨的示意圖。

具體實施方式

本發明所述的臺階形貌的工藝方法，在具有臺階形貌的第一層膜上覆蓋淀積第二層膜，淀積的第二層膜同樣復制形成有臺階，對第二層膜先進行化學機械研磨，將第二層膜的臺階研磨掉，使第二層膜的表面變成平面而不再具有臺階之后，再對剩余的第二層膜進行刻蝕。

在對所述第二層膜進行化學機械研磨，研磨的厚度為研磨至第二層膜表面平坦無臺階。

研磨后對剩余的第二層膜進行刻蝕，采用的方法為干法刻蝕。干法刻蝕時，原臺階處的第二層膜不會偏厚，干法回刻后臺階處不會有第二層膜的膜質殘留。

所述第一層膜為氧化硅膜，第二層膜為多晶硅膜，或者為其他材質的膜層。

以溝槽型MOSFET舉例來說，在具有臺階的第一膜層(氧化硅膜)上淀積第二膜層(多晶硅)以形成柵極時，第二膜層多晶硅同樣復制了第一膜層的臺階。按照傳統工藝，此時如果直接進行刻蝕時，由于臺階處尤其是臺階下的第二膜層過厚，刻蝕時難以刻蝕干凈而導致此處多晶硅殘留，后續可能會引起器件短路功能失效。本工藝方法在第二膜層多晶硅淀積之后，采用CMP化學機械研磨的方法，對第二膜層多晶硅進行研磨，研磨量6000～本實施例研磨掉厚度的多晶硅，使多晶硅表面平坦再無臺階，如圖3所示，然后再進行多晶硅的干法刻蝕。由于之前的CMP工藝已經降低了第二膜層多晶硅的厚度，臺階處的多晶硅厚度大大降低，干法刻蝕時能保證將多晶硅刻蝕干凈，不會有殘留問題。

本發明臺階形貌的工藝方法，在對具有臺階形貌的第二層膜進行刻蝕之前，先進行化學機械研磨，使其臺階消失，表面平坦，然后再進行干法刻蝕，這樣研磨之后的臺階處第二層膜質不會偏厚，干法刻蝕時能保證原臺階處的第二層膜刻蝕干凈，不會導致第二層膜質殘留所帶來的其他問題。

以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。