[發明專利]存儲控制器、數據處理芯片及數據處理方法

有效

• 申請號: 201680089699.0
• 申請日: 2016-12-24
• 公開（公告）號: CN110089035B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 曾雁星;沈建強;王工藝;張進毅;呂溫
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種存儲控制器，其特征在于，包括處理器、存儲器和通信接口；

所述處理器，用于通過所述通信接口獲取待編碼的K個數據chunk，并將所述K個數據chunk緩存入所述存儲器，每個數據chunk包括R個數據編碼塊，R+1為素數且R+1K；

所述處理器，還用于執行所述存儲器中的代碼執行以下操作：

讀取所述存儲器中存儲的所述K個數據chunk，根據校驗矩陣和所述K個數據chunk生成第一校驗chunk和第二校驗chunk，每個校驗chunk包括R個校驗編碼塊；

其中，所述校驗矩陣有2*R行，所述校驗矩陣中第(k-1)*R+1列至第k*R列為所述K個數據chunk中第k個數據chunk的chunk列集合，K≥k≥1，所述校驗矩陣中第K*R+1列至第(K+1)*R列為對應所述第一校驗chunk的chunk列集合，所述校驗矩陣中第(K+1)*R+1列至第(K+2)*R列為所述第二校驗chunk的chunk列集合；

所述校驗矩陣為標準校驗矩陣H或由標準校驗矩陣H執行N次調換操作后得到，N≥1，所述調換操作指將任意兩個chunk列集合調換；所述標準校驗矩陣H中除以下坐標為1外，其余坐標均為0，2*R≥i≥1，(K+2)*R≥j≥1，

如果ij，則

H[i+1][j*R+(R-j+i)mod R+1]

H[R+i+1][(j+1)*R-(R-j+i)mod R]

如果ij，則

H[i+1][j*R+(R-1-j+i)mod R+1]

H[R+i+1][(j+1)*R-(R-1-j+i)mod R]。

2.如權利要求1所述的存儲控制器，其特征在于，所述校驗矩陣中第(k-1)*R+1列至第k*R列分別對應所述K個數據chunk中第k個數據chunk的R個數據編碼塊，所述校驗矩陣中第K*R+1列至第(K+1)*R列分別對應所述第一校驗chunk的R個校驗編碼塊，所述校驗矩陣中第(K+1)*R+1列至第(K+2)*R列分別對應所述第二校驗chunk的R個校驗編碼塊；

所述校驗矩陣的第D行有3個坐標為1，所述第D行為所述校驗矩陣的任一行，對所述校驗矩陣的第D行中為1的坐標對應的3個編碼塊中的任意2個編碼塊進行一次異或運算可以得到所述校驗矩陣的第D行中為1的坐標對應的3個編碼塊中未參與本次異或運算的編碼塊。

3.如權利要求1或2所述的存儲控制器，其特征在于，所述處理器還用于，通過所述通信接口將所述K個數據chunk、所述第一校驗chunk和所述第二校驗chunk分別存入所述存儲控制器所在的存儲系統的K+2個存儲介質中。

4.如權利要求3所述的存儲控制器，其特征在于，所述處理器還用于，當所述K+2個存儲介質中有存儲介質損壞時，根據所述校驗矩陣和所述K+2個存儲介質中未損壞的存儲介質上存儲的數據chunk和所述第一校驗chunk和所述第二校驗chunk中的至少一個，恢復所述損壞的存儲介質。