[發明專利]具有動態且可配置的響應的、使用兩個存儲器級的串行設備仿真器

在審

• 申請號: 201680078693.3
• 申請日: 2016-11-11
• 公開（公告）號: CN109416667A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: T·P·霍爾登;K·桑塔納姆
• 申請（專利權）人: 道達爾階段公司
• 主分類號: G06F13/00
• 分類號: G06F13/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

公開了一種數字邏輯設備，其包括寄存器、SRAM、DRAM以及處理器，該處理器被配置成將對命令的第一響應數據的初始部分存儲在寄存器中，并將第一響應數據存儲在SRAM中。處理器進一步被配置為將SRAM中的第一響應數據的存儲器位置和大小存儲在查找表中，將附加響應數據存儲在DRAM中，并將DRAM中的附加響應數據的存儲器位置和大小存儲在查找表中。處理器被配置為從主機設備接收命令，從寄存器或SRAM取回第一響應數據，并向主機發送第一響應數據。如果該命令包括附加響應數據，則處理器被配置成同時從DRAM取回附加響應數據，并向主機發送附加響應數據。

相關申請的交叉引用

本申請要求于2015年11月12日提交的美國臨時申請第62/254331號的權益，其整體內容通過引用并入于此。

技術領域

本公開總體上涉及串行接口仿真領域，并且具體涉及使用兩個存儲器級的可配置串行設備仿真器。

背景技術

在開發新的串行接口設備時，串行設備的某些特性(諸如功能和性能)需要在原型階段進行測試，以確保該串行設備在移往生產階段之前滿足設計要求。為了測試原型串行設備的這些特性，串行仿真器設備通常被配置為：根據串行接口設備的設計要求，以相同的響應數據響應來自主機設備的命令。然而，現有的串行仿真器設備受到限制，并且無法準確地反映串行設備的預期功能。特別地，由于仿真器設備處理能力的限制和有限的存儲容量，當前的串行接口設備可能僅利用固定和短的響應數據來響應簡單的命令。此外，當前的串行仿真器設備可能無法以足夠快的響應時間來響應，以恰當地模擬更高速的串行接口的操作。

發明內容

為了更好地仿真串行設備，用于仿真串行接口外圍設備的數字邏輯串行仿真器設備被配置為：通過以指定的順序訪問來自靜態隨機存取存儲器(SRAM)和動態隨機存取存儲器(DRAM)中的一個或組合的響應數據，來快速響應來自主機設備的串行接口命令。在一個實現中，對接口命令的整個響應數據被存儲在SRAM中。在另一個實現中，響應數據的大小超過了SRAM的大小。在這種情況下，響應數據的第一部分被存儲在SRAM中，并且與特定串行接口命令相關聯的響應數據的剩余部分被存儲在DRAM中。由數字邏輯設備執行的狀態機確定哪個存儲器類型被訪問以取回響應數據，以及存儲器訪問的順序或次序。響應數據可以基于函數的輸出而被動態地生成，該函數可以基于任何算法或計算機指令。函數的示例包括使用先前接收到的命令作為輸入的函數、基于時間的函數、使用隨機變量的函數、響應循環、基于狀態機的函數等等。數字邏輯設備響應命令的這種方式可以通過API來配置。

當響應數據的大小超過SRAM的大小時，為了響應來自主機設備的命令，數字邏輯串行仿真器設備首先從SRAM(根據查找表中的信息)取回第一響應數據，并且同時從DRAM取回附加響應數據。由于對SRAM的存取時間比DRAM快，所以數字邏輯串行仿真器設備能夠向主機設備快速地發送第一響應數據。當數字邏輯串行仿真器設備完成向主機設備發送第一響應數據時，它從DRAM接收附加響應數據，并且能夠無延遲地、無縫地向主機設備發送該附加響應數據。

例如，響應數據的長度為R，而SRAM的長度為M，小于R。數字邏輯串行仿真器設備首先從SRAM中取回長度為M的第一響應數據部分，并同時從DRAM中取回剩余部分M-R。

另外，響應數據的初始部分可以被存儲在數字邏輯串行仿真器設備的寄存器中，以便進一步改善響應時間。歸因于被仿真的串行接口協議的特性，當需要比SRAM更快的存取時間時，數字邏輯串行仿真器設備使用寄存器。如果第一響應數據的初始部分被存儲在寄存器中，則數字邏輯串行仿真器設備從寄存器中取回第一響應數據的該初始部分，同時從SRAM取回響應數據。通過從具有比SRAM更快的存取時間的寄存器讀取，數字邏輯串行仿真器設備能夠進一步縮短用于發送對命令的響應數據的響應時間。