[發明專利]用于高速I/O的智能阻抗匹配

在審

• 申請號: 201680069401.X
• 申請日: 2016-10-13
• 公開（公告）號: CN108604891A
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 宋紅江;Y.W.宋;錢治國;張志超
• 申請（專利權）人: 英特爾公司
• 主分類號: H03H7/40
• 分類號: H03H7/40;H04L25/08;H03H11/30
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 姜冰;楊美靈

實施例一般針對用于高速I/O的智能阻抗匹配。在一些實施例中，電路包含阻抗感應塊；用于提供用于驅動器的阻抗調諧的有限狀態機；以及控制塊，控制塊用于提供反饋環路以檢查和調諧驅動器的阻抗。阻抗感應塊要對驅動器的輸出電壓進行采樣以確定驅動器的阻抗是大于還是小于通道的阻抗；以及有限狀態機要基于驅動器的阻抗是大于還是小于通道的阻抗的確定，產生用于減小或增大驅動器的阻抗的信號。

技術領域

本文中描述的實施例一般涉及電子裝置的領域，并且更具體地說，涉及用于高速I/O的智能阻抗匹配。

背景技術

在高速I/O信令中，在驅動器與通道之間阻抗的匹配對于有效操作是至關重要的。阻抗的失配導致信號反射，而適當的阻抗匹配最小化此信號反射。

在常規操作中，系統通常采用也稱為R-Comp的專用阻抗控制電路，以將驅動器阻抗校準至設計值。R-Comp采用板上外部高精度電阻器來調諧芯片上電阻器。調諧的芯片上電阻器可隨后被復制到所有數據通路。

盡管R-Comp將允許阻抗調諧，但此技術具有若干限制。R-Comp是對封裝和平臺所添加的成本，因為額外的封裝引腳和高精度電阻器是對于要匹配的每個I/O族所要求的，其中通常有用于典型SOC（芯片上系統）產品的5到10個I/O族。到數據通路的R-comp阻抗的副本可能引入由于相當大硅變化的巨大誤差，特別是對于切割邊緣硅工藝。如果阻抗副本失敗，則系統可能被迫采取每通路R-comp，這是成本昂貴的。

進一步，驅動器阻抗由R-Comp來匹配到一般等于標稱通道阻抗的具體設計值。然而，在現實世界通道中，存在影響通道阻抗的制造變化（通常大約15%）。另外，存在將進一步影響通道阻抗的阻抗不連續性。R-Comp概念不能有效地對這些類型的非理想性作出解釋。

附圖說明

這里描述的實施例在附圖的圖中以示例方式而不是限制方式來圖示，附圖中相似的標號表示類似的元素。

圖1是根據實施例的智能阻抗匹配的圖示；

圖2是根據實施例，用于智能阻抗匹配的應用的通道的阻抗的圖示；

圖3是根據實施例的智能阻抗匹配電路的圖示；以及

圖4是根據實施例，用于圖示用于智能阻抗匹配的過程的流程圖。

具體實施方式

本文中描述的實施例一般涉及用于高速I/O的智能阻抗匹配。

在一些實施例中，設備、系統或方法提供了智能阻抗匹配，其中設備用于將驅動器阻抗動態匹配于通道阻抗。

在驅動器將單邊上升沿信號（lone rising edge signal）傳送到通道上時，在驅動器輸出的電壓已經含有驅動器與通道之間的阻抗關系。此類操作與時域反射計（TDR）的實踐有關，在其中例如能夠從反射的信號的振幅來確定不連續性的阻抗。

在一些實施例中，驅動器機制用于感應來自驅動器輸出電壓的阻抗失配狀態，并且由此在接收器反射返回前，反饋此電壓以調諧驅動器阻抗。

在現實世界通道中，始終存在某些阻抗不連續性，并且這些阻抗不連續性隨通道位置和飛行時間而變化。在一些實施例中，設備、系統或過程在多個時間點或在一個或多個時間持續期內執行電壓感應，以便智能地調諧驅動器阻抗并且因此最小化總體信號反射。

在一些實施例中，提供智能阻抗匹配的設備、系統或過程可在與常規過程的比較中提供性能和成本方面的優點。除其它因素外：

（1）智能阻抗匹配可允許消除常規R-Comp引腳和外部精度電阻器，這因此允許減少成本。R-Comp引腳的消除可允許減少用于典型SOC封裝的5到10個引腳。