[發明專利]功率半導體裝置以及功率半導體裝置的制造方法

有效

• 申請號: 201680068884.1
• 申請日: 2016-03-31
• 公開（公告）號: CN108292679B
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 新井大輔;北田瑞枝;淺田毅;山口武司;鈴木教章
• 申請（專利權）人: 新電元工業株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 上海德昭知識產權代理有限公司 31204
• 代理人: 郁旦蓉

本發明的功率半導體裝置100，具有超級結結構，包括：低電阻半導體層112、n^?型柱形區域113、p^?型柱形區域115、基極區域116、溝槽118、柵極絕緣膜120、柵電極122、源極區域124、層間絕緣膜126、接觸孔128、金屬塞130、p⁺型擴散區域、源電極134、以及柵極焊盤電極135，并且，有源元件部R1，在距離柵極焊盤部R2最近的規定的p^?型柱形區域115A，與與溝槽118接觸的n^?型柱形區域113中距離柵極焊盤部R2最近的規定的n^?型柱形區域113A之間，具備n^?型柱形區域113B。本發明的功率半導體裝置，是一種符合低成本化以及小型化要求的，并且能夠在維持高耐壓的同時降低導通電阻的，具有高擊穿耐量的功率半導體裝置。

技術領域

本發明涉及功率半導體裝置以及功率半導體裝置的制造方法。

背景技術

近年來，伴隨著對電子器件的低成本化以及小型化的要求，微細化的功率MOSFET被普遍需求。作為這樣的功率MOSFET，如圖17所示，可以想到是一種通過金屬塞(Plug)930將源電極934與源極區域924之間電氣連接的功率MOSFET900(作為使用金屬塞的半導體裝置，例如參照專利文獻1)。

背景技術所涉及的功率MOSFET900，是一種：具有由交互排列的n^-型柱形區域913以及p^-型柱形區域915所構成的超級結(Super Junction)結構的，并且劃分有：從作為n^-型柱形區域913以及p^-型柱形區域915的表面側的上端面側(以下也簡稱為上端面側)看作為形成有源電極934的區域的有源元件部R1、以及從上端面看作為形成有柵極焊盤(gatepad)電極935的區域的柵極焊盤部R2，的功率半導體裝置。

有源元件部R1，包括：n⁺型低電阻半導體層912；沿規定的方向按規定的間隔排列的多個n^-型柱形區域913；沿規定的方向與n^-型柱形區域913交互排列的多個p^-型柱形區域915；形成于n^-型柱形區域913以及p^-型柱形區域915表面的p型基極區域916；形成于從上端面側看存在有n^-型柱形區域913的區域內的，并且被形成為：在貫穿p型基極區域916后直至到達n^-型柱形區域913的深度位置上的溝槽918；形成于溝槽918的內周面上的柵極絕緣膜920；經由柵極絕緣膜920埋設至溝槽918內部的柵電極922；配置于p型基極區域916的表面的，并且被形成為至少一部分暴露在溝槽918的內周面上的n⁺型源極區域924；至少覆蓋n⁺型源極區域924、柵極絕緣膜920、以及柵電極922的層間絕緣膜926；形成于從上端面側看存在有p^-型柱形區域915的區域內的，并且貫穿層間絕緣膜926后至少到達p型基極區域916的接觸孔928；在接觸孔928的內部填充規定的金屬后形成的金屬塞930；被形成為與金屬塞930的底面接觸的，并且比p型基極區域916摻雜物濃度更高的p⁺型擴散區域932；形成于層間絕緣膜926上的，并且經由金屬塞930與p型基極區域916、n⁺型源極區域924、以及p⁺型擴散區域932電氣連接的源電極934；以及形成于低電阻半導體層912表面的漏電極936。

柵極焊盤部R2，包括：低電阻半導體層912；n^-型柱形區域913；p^-型柱形區域915；p型基極區域916；層間絕緣膜926；形成于層間絕緣膜926上的柵極焊盤電極935；以及形成于低電阻半導體層912上的漏電極936(作為具有超級結結構的，并且劃分有有源元件部以及柵極焊盤部的功率半導體裝置，例如，參照專利文獻2)。