[發明專利]用于三維存儲器器件的陣列內替換開口

有效

• 申請號: 201680055326.1
• 申請日: 2016-09-06
• 公開（公告）號: CN108140644B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 西川昌利;M.宮本;J.卡伊
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/11519;H01L27/11526;H01L27/11556;H01L27/11521;H01L27/11582;H01L27/1157;H01L27/11573;H01L27/11568;H01L23/522;H01L23/528;H01L29/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

犧牲材料層和絕緣層的交替堆疊形成在基底上。可以采用開口的子集來執行利用導電層替換犧牲材料層。采用開口的主要子集來在其中形成存儲器堆疊結構。開口的次要子集被采用作為接入開口，用于引入蝕刻劑去除犧牲材料層以形成橫向凹陷并提供用于在橫向凹陷中沉積導電層的反應物。通過將接入開口分布在整個開口上并消除使用背側溝槽來替換犧牲材料層的需要，背側溝槽的尺寸和橫向范圍可以減小到足以僅容納背側接觸通孔結構的水平。

相關申請

本申請要求于2015年11月25日提交的美國臨時申請第62/259,750號和于2016年7月26日提交的美國非臨時申請第15/219,652號的優先權權益，上述申請的全部內容通過引用并入本文。

技術領域

本公開一般涉及半導體器件領域，并且具體涉及三維非易失性存儲器器件(諸如垂直NAND串和其它三維器件)以及制造這些器件的方法。

背景技術

近來，已經提出了使用有時被稱為比特成本可縮放(Bit Cost Scalable，BiCS)體系結構的三維(three-dimensional，3D)堆疊存儲器堆疊結構的超高密度存儲器件。例如，3D NAND堆疊存儲器器件可由交替的導電層與電介質層的陣列形成。通過層形成貫穿堆疊(through-stack)開口以同時定義許多存儲器層。然后通過利用合適的材料填充貫穿堆疊開口來形成NAND串。直NAND串在一個貫穿堆疊開口中延伸，而管形或U形NAND串(p-BiCS)包括垂直列存儲器單元對。存儲器單元的控制柵極可以由導電層提供。

發明內容

根據本公開的一個方面，提供了一種三維存儲器器件，其包括：位于基底上方的絕緣層和導電層的交替堆疊；延伸穿過交替堆疊的開口陣列；位于開口陣列的第一子集中的多個存儲器堆疊結構，其中多個存儲器堆疊結構中的每一個包括延伸穿過該交替堆疊的存儲器薄膜和垂直半導體溝道；以及位于開口陣列的第二子集中的多個電介質柱結構。

根據本公開的另一方面，一種形成三維存儲器器件的方法包括：在基底上形成絕緣層和犧牲材料層的交替堆疊、穿過交替堆疊形成開口陣列的第一開口子集、在該第一開口子集中的每一個中形成存儲器堆疊結構(其中每個存儲器堆疊結構包括延伸穿過該交替堆疊的存儲器薄膜和垂直半導體溝道)、穿過交替堆疊形成開口陣列的第二開口子集；通過引入蝕刻劑穿過第二開口子集去除犧牲材料層以形成橫向凹陷，以及穿過第二開口子集在橫向凹陷中形成導電層。

附圖說明

圖1是根據本公開的實施例的形成絕緣層和間隔體材料層的交替堆疊之后的示例性結構的垂直橫截面。

圖2是根據本公開的實施例的在形成階梯臺面和后階梯電介質材料部分之后的示例性結構的垂直橫截面視圖。

圖3A是根據本公開的實施例的在穿過交替堆疊形成隔離體絕緣體結構之后的示例性結構的垂直橫截面視圖。

圖3B是圖3A的示例性結構的俯視圖。垂直面A-A'對應于圖3A的垂直橫截面視圖的平面。

圖3C是沿著垂直平面A-A'的圖3B的區域R的垂直橫截面視圖。

圖3D是沿著圖3C中的平面D-D'的區域R的水平橫截面視圖。垂直平面A-A'對應于圖3C的垂直橫截面視圖的平面。

圖4A是根據本公開的實施例的在穿過隔離體絕緣體結構形成開口之后的示例性結構的垂直橫截面視圖。

圖4B是圖4A的示例性結構的俯視圖。垂直平面A-A'對應于圖4A的垂直橫截面視圖的平面。

圖4C是沿著垂直平面A-A'的圖4B的區域R的垂直橫截面視圖。

圖4D是沿著圖4C中的平面D-D'的區域R的水平橫截面視圖。垂直平面A-A'對應于圖4C的垂直橫截面視圖的平面。