[發(fā)明專利]3D NAND字線中用于增強的氟保護和應(yīng)力減少的堅固的成核層

有效

• 申請?zhí)枺?/td>: 201680054941.0
• 申請日: 2016-08-30
• 公開（公告）號: CN108028256B
• 公開（公告）日: 2022-01-28
• 發(fā)明（設(shè)計）人: R.沙朗帕尼;K.舒克拉;R.S.馬卡拉;S.佩里;李耀升
• 申請（專利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類號: H01L27/11573
• 分類號: H01L27/11573;H01L27/11582;H01L29/49;H01L21/285;H01L27/11534;H01L27/11556;H01L27/1157;H01L21/443;H01L21/441;H01L27/11563;H01L21/3065;H01L21/311;H01L
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

可以采用含硅成核層來提供自對齊模板，以用于在三維存儲器器件的形成期間在背側(cè)凹陷內(nèi)選擇性地沉積鎢。含硅成核層可以保持為硅層、轉(zhuǎn)換成硅化鎢層、或用鎢成核層來代替。在隨后的鎢沉積工藝中可以僅在含硅成核層或由其衍生出的層的表面上進行鎢沉積。

相關(guān)專利的交叉引用

本申請要求于2015年10月29日提交的美國臨時申請?zhí)枮?2/247，839 和于2016年3月31日提交的美國非臨時申請?zhí)枮?5/086，702的優(yōu)先權(quán)的權(quán)益，上述申請的全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本公開一般涉及半導(dǎo)體器件領(lǐng)域，并且具體地涉及諸如垂直NAND串的三維半導(dǎo)體器件的金屬字線及其制造方法。

背景技術(shù)

在T.Endoh等人的名為“Novel Ultra High Density Memory With AStacked-Surrounding Gate Transistor(S-SGT)Structured Cell”(IEDM Proc.(2001)33-36) 的文章中公開了每單元具有一位的三維垂直NAND串。

發(fā)明內(nèi)容

根據(jù)本公開的一方面，提供了一種制造半導(dǎo)體器件的方法。在基板上形成包括絕緣層和犧牲材料層的交替層的堆疊。穿過堆疊形成多個存儲器開口。在多個存儲器開口中形成存儲器堆疊結(jié)構(gòu)。存儲器堆疊結(jié)構(gòu)中的每一個從外向內(nèi)包括存儲器材料層、隧穿電介質(zhì)層、和半導(dǎo)體溝道。穿過交替層的堆疊形成背側(cè)通孔溝槽。通過采用穿過背側(cè)通孔溝槽引入的蝕刻劑來移除對絕緣層有選擇性的犧牲材料層的背側(cè)凹陷。在背側(cè)凹陷中沉積含硅成核層。在含硅成核層的沉積之后在背側(cè)凹陷中沉積至少一個鎢層。存儲器堆疊結(jié)構(gòu)的控制柵電極形成在背側(cè)凹陷的級處?？刂茤烹姌O中的每個包括至少一個鎢層的部分。

根據(jù)本公開的另一方面，提供了一種三維存儲器器件，其包括：交替層的堆疊，其包括絕緣層和電導(dǎo)電層并且位于基板上方；穿過堆疊延伸的存儲器開口；以及存儲器堆疊結(jié)構(gòu)，位于存儲器開口中并且從外向內(nèi)包括存儲器材料層、隧穿電介質(zhì)層、和半導(dǎo)體溝道。電導(dǎo)電層中的每一個包括：含硅材料層；以及被嵌入在含硅材料層中并且接觸含硅材料層的水平表面和外部側(cè)壁的至少一個鎢層。

附圖說明

圖1是根據(jù)本公開的實施例的在形成包括交替的多個材料層的堆疊、和通過堆疊延伸的存儲器開口之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖2A至圖2H是根據(jù)本公開的實施例的用于形成存儲器堆疊結(jié)構(gòu)的各種處理步驟期間，示例性結(jié)構(gòu)內(nèi)的存儲器開口的順序垂直橫截面圖。

圖3是根據(jù)本公開的實施例的在形成存儲器堆疊結(jié)構(gòu)之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖4是根據(jù)本公開的實施例的形成階梯式臺階和后向階梯式(retro- stepped)電介質(zhì)材料部分之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖5A是根據(jù)本公開的實施例的在形成背側(cè)通孔溝槽之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖5B是圖5A的示例性結(jié)構(gòu)的局部透視俯視圖。垂直平面A-A’是圖5A 的垂直橫截面圖的平面。

圖6是根據(jù)本公開的實施例的在形成背側(cè)凹陷之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖7是根據(jù)本公開的實施例的在形成背側(cè)阻擋電介質(zhì)層之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖8是根據(jù)本公開的實施例的形成導(dǎo)電材料層之后的示例性結(jié)構(gòu)的背側(cè)凹陷區(qū)域的垂直橫截面圖。

圖9是根據(jù)本公開的實施例的通過圖案化導(dǎo)電材料層形成電導(dǎo)電層之后的示例性結(jié)構(gòu)的垂直橫截面圖。

圖10A至10E是根據(jù)本公開的第一實施例在形成第一示例性電導(dǎo)電層期間示例性結(jié)構(gòu)的順序垂直橫截面圖。

圖10F和圖10G是根據(jù)本公開的第一實施例的第一示例性電導(dǎo)電層的變化。