[發(fā)明專利]接觸電阻減小

有效

• 申請(qǐng)?zhí)枺?/td>: 201680052244.1
• 申請(qǐng)日: 2016-09-08
• 公開（公告）號(hào): CN108027844B
• 公開（公告）日: 2019-01-15
• 發(fā)明（設(shè)計(jì)）人: G·M·耶里克
• 申請(qǐng)（專利權(quán)）人: 阿姆有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 周博俊

本文描述的各種實(shí)現(xiàn)方式針對(duì)用于減小接觸電阻的系統(tǒng)和方法。在一種實(shí)現(xiàn)方式中，一種方法可以包括分析集成電路的單元的操作條件。所述方法可以包括選擇性地標(biāo)記沿著集成電路的關(guān)鍵路徑具有時(shí)序退化的單元的實(shí)例。所述方法可以包括降低用于選擇性標(biāo)記的具有時(shí)序退化的單元的實(shí)例的接觸電阻。

技術(shù)領(lǐng)域

本技術(shù)總體上涉及用于減小電路中的接觸電阻的方法。

背景技術(shù)

通常，電子設(shè)計(jì)者采用各種技術(shù)來設(shè)計(jì)集成電路，比如，物理芯片和/或物理層。在某些情況下，在設(shè)計(jì)過程期間設(shè)計(jì)者可能會(huì)發(fā)現(xiàn)可能需要改進(jìn)的顯示性能缺陷的區(qū)域。有時(shí)，設(shè)計(jì)者可能會(huì)嘗試使用修改標(biāo)準(zhǔn)單元的手動(dòng)技術(shù)來克服性能缺陷。然而，由于被手動(dòng)接近，常規(guī)技術(shù)可能效率低下且麻煩。此外，這些常規(guī)技術(shù)可能不基于分析數(shù)據(jù)，因此可能無效。

附圖說明

在附圖中通過示例的方式圖示了這些技術(shù)，在附圖中：

圖1示出了用于減小物理設(shè)計(jì)中的接觸電阻的標(biāo)記單元的圖；

圖2至9示出了用于減小物理設(shè)計(jì)中的接觸電阻的方法的圖；

圖10示出了用于減小物理設(shè)計(jì)中的接觸電阻的方法的處理流程；以及

圖11示出了用于減小物理設(shè)計(jì)中的接觸電阻的系統(tǒng)的圖。

具體實(shí)施方式

本文描述的各種實(shí)現(xiàn)方式涉及并針對(duì)集成電路設(shè)計(jì)的物理設(shè)計(jì)步驟中的接觸電阻減小。例如，可以修改和/或減小各種類型的電路組件(例如，單元，標(biāo)準(zhǔn)單元，晶體管等)的接觸電阻以改善物理設(shè)計(jì)中的電路性能，這可以在制造設(shè)施中實(shí)施。在這種情況下，物理設(shè)計(jì)中的接觸電阻減小可能涉及選擇性地標(biāo)記以較低電阻制造的單元，從而以增加的泄漏的可能成本提供更高的速度。在一些情況下，具有較寬的源極/漏極(S/D)接觸的單元可能會(huì)以增加的泄漏提供較高的速度，因此降低接觸電阻的一種技術(shù)可能是增加接觸的面積。在這個(gè)例子中，橫向生長接觸可能會(huì)降低電阻并增加單元的速度。在其他情況下，具有較寬的通孔的單元可能會(huì)以增大的泄漏提供更高的速度，因此減小接觸電阻的另一種技術(shù)可能是增加通孔的面積。在這個(gè)例子中，通孔的生長區(qū)域可以降低電阻并提高單元的速度。當(dāng)在集成電路中實(shí)施時(shí)，這些技術(shù)可以提高電路組件(例如，單元，標(biāo)準(zhǔn)單元，晶體管等)的性能。

因此，現(xiàn)在這里將參照?qǐng)D1至圖11更詳細(xì)地描述用于減小物理設(shè)計(jì)中的接觸電阻的系統(tǒng)和方法的各種實(shí)現(xiàn)方式。

圖1示出了根據(jù)本文描述的各種實(shí)現(xiàn)方式的用于減小物理設(shè)計(jì)中的接觸電阻的標(biāo)記單元的圖。

參照?qǐng)D1，示出了集成電路的標(biāo)準(zhǔn)單元布局100，其具有單元102的第一實(shí)例和單元104的第二實(shí)例。標(biāo)準(zhǔn)布局100包括金屬互連112，其可用于將單元102、104的實(shí)例電連接到集成電路的其他電路。標(biāo)準(zhǔn)布局100可以包括用于單元112、114的第一和第二實(shí)例中的每一個(gè)的P摻雜的Si區(qū)域114和N摻雜的Si區(qū)域116。標(biāo)準(zhǔn)布局100還可以包括接近單元112、114的第一和第二實(shí)例中的每一個(gè)的柵極區(qū)域118。第一單元和第二單元102、104可以被稱為器件、晶體管或者有源或無源的某些其他相關(guān)電路組件。

在物理設(shè)計(jì)中，可以分析集成電路的單元102、104的第一和第二實(shí)例的操作條件。在一些情況下，單元102、104的第一和第二實(shí)例中的一個(gè)或更多個(gè)可沿著集成電路的一個(gè)或更多個(gè)路徑(包括，例如，關(guān)鍵路徑)具有時(shí)序退化(timing degradation)。在這種情況下，如圖1所示，例如，單元102的第一實(shí)例可能具有時(shí)序退化，并且可能選擇性地用選擇性標(biāo)記110標(biāo)記。因此，對(duì)于具有時(shí)序退化的選擇性標(biāo)記的單元102的第一實(shí)例，可以降低接觸電阻。下文將更詳細(xì)地描述與降低選擇性標(biāo)記的單元的接觸電阻有關(guān)的各種技術(shù)。