[發(fā)明專利]用于產(chǎn)生設(shè)備特定的標(biāo)識的方法和裝置和包括個性化的可編程電路模塊的設(shè)備

有效

• 申請?zhí)枺?/td>: 201680041543.5
• 申請日: 2016-06-27
• 公開（公告）號: CN107836081B
• 公開（公告）日: 2021-02-09
• 發(fā)明（設(shè)計）人: J-U.布澤;D.默利
• 申請（專利權(quán)）人: 西門子公司
• 主分類號: H04L9/06
• 分類號: H04L9/06;G09C1/00;H04L9/08;G06F7/58;H03K19/177
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 姬亞東;劉春元

一種用于在設(shè)備（200）中產(chǎn)生設(shè)備特定的標(biāo)識的根據(jù)本發(fā)明的方法，所述設(shè)備包含至少一個可編程的電路模塊（210）并且所述設(shè)備的電路由各個組件構(gòu)成，所述組件通過加載比特流來配置，所述方法包括如下方法步驟：?將基準(zhǔn)標(biāo)識（R?Id）表示（11）為比特序列，并且將基準(zhǔn)標(biāo)識（R?Id）的每個比特分配給電路模塊的各一個不同的組件（Si），?產(chǎn)生（12）用于電路模塊（210）的基準(zhǔn)電路（F0）的基準(zhǔn)比特流（B0），在所述基準(zhǔn)電路中至少包含基準(zhǔn)標(biāo)識（R?Id）的預(yù)先確定的組件（Si），和?將設(shè)備特定的標(biāo)識（G?Id）作為二進制序列通過覆寫基準(zhǔn)標(biāo)識（R?Id）的相應(yīng)的組件的比特而直接地記錄（13）在基準(zhǔn)比特流（B0）中。根據(jù)本發(fā)明的裝置具有執(zhí)行方法的機構(gòu)。根據(jù)本發(fā)明的設(shè)備具有可編程的電路模塊（210）并且將該方法用于建立設(shè)備個體的比特流。

技術(shù)領(lǐng)域

本發(fā)明涉及用于通過對可編程的電路模塊進行比特流個性化產(chǎn)生設(shè)備特定的標(biāo)識的方法和裝置，涉及一種包括可編程的電路模塊的設(shè)備，以及一種計算機程序產(chǎn)品以及涉及一種數(shù)據(jù)載體，所述計算機程序產(chǎn)品執(zhí)行該方法的步驟，所述數(shù)據(jù)載體存儲計算機程序產(chǎn)品。

背景技術(shù)

也稱作為現(xiàn)場可編程門陣列（FPGA）的可編程的電路模塊是數(shù)字技術(shù)的集成電路，在所述集成電路中能夠?qū)壿嬰娐愤M行編程。FPGA因此通過以下方式不同于計算機處理器（CPU）和存儲器可編程的控制裝置（SPS）：即在FPGA中功能結(jié)構(gòu)在生產(chǎn)之后也還能編程或者也能夠再次改變，在所述計算機處理器（CPU）和存儲器可編程的控制裝置（SPS）中必須在制成之前確定功能結(jié)構(gòu)并且僅對時間進程編程。這甚至在現(xiàn)場在安裝時和在使用期間是可能的。

在對FPGA編程時，確定功能結(jié)構(gòu)和因此不同的集成組件，即FPGA的期望的電路。該電路能夠以電路圖的形式圖形地或借助于硬件描述語言、也已知為HDL來建立。隨后，借助綜合工具在專門考慮目標(biāo)FPGA的硬件資源的情況下產(chǎn)生集成組件的、例如查詢表或觸發(fā)器的，和所屬的連接結(jié)構(gòu)的比特流。隨后，該比特流在運行期間、即在將運行電壓接入FPGA上時從附加需要的永久存儲器加載到非永久的FPGA中。借此，如在電路圖中所確定的那樣實現(xiàn)FPGA中的組件。FPGA在切斷運行電壓之前或在加載另一比特流之前保持該電路結(jié)構(gòu)。

在電路圖中也可以以固定編碼的方式包含例如作為常量的數(shù)據(jù)，其中所述電路圖下文中也簡稱為電路。所述數(shù)據(jù)能夠由FPGA內(nèi)部使用或者也能夠被輸出。因此，也能夠在FPGA中安裝加密密鑰。電路之內(nèi)的固定編碼的數(shù)據(jù)能夠極其簡單地、例如經(jīng)由硬件描述語言HDL來改變。然而，必須借助綜合工具從每個電路建立新的比特流，這典型地持續(xù)數(shù)分鐘。

比特流包含呈私有的、通常制造商或還有FPGA特定的未知格式形式的配置數(shù)據(jù)，即電路。如果期望對設(shè)備經(jīng)由FPGA供應(yīng)個體的數(shù)據(jù)比特流，那么必須借助于綜合工具為每個設(shè)備重新產(chǎn)生自身的比特流，其中所述個體的數(shù)據(jù)比特流例如包含個體的設(shè)備序列號和/或個體的加密設(shè)備密鑰。這在設(shè)備件數(shù)少的情況下已經(jīng)需要很高的運算和時間耗費，以產(chǎn)生不同的比特流數(shù)據(jù)，并且尤其當(dāng)以高頻率生產(chǎn)設(shè)備時幾乎無法執(zhí)行。

從Dirk Koch, Christian Beckhoff的因特網(wǎng)公開文獻中：HierarchicalReconfiguration of FPGAs, FPL 2014, https://www.fpl2014.tum.de/fileadmin/w00bpo/www/gallery/W2a_01_FPL2014_Hierarchical_Reconfiuration_of_FPGAs_Koch-Beckhoff.pdf中已知FPGA，所述FPGA支持將FPGA編程分解成各個模塊，所述模塊能夠分開地產(chǎn)生并且能夠作為子比特流存儲并且能夠在運行期間彼此獨立地加載和交換。加密密鑰也能夠作為模塊提供。然而，該動態(tài)地加載模塊至今為止僅能夠由少量較新的FPGA來支持。此外，要交換的部分在設(shè)計電路圖時必須被識別，安裝在自身的模塊中并且配備有接口。附加地，相應(yīng)引入的加密密鑰隨后以單獨的文件存在于設(shè)備上進而能夠容易地識別和讀出。

發(fā)明內(nèi)容