[發明專利]可編程集成電路中存儲器資源的管理

有效

• 申請號: 201680027998.1
• 申請日: 2016-05-11
• 公開（公告）號: CN107771322B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: L·E·比利奇;R·E·能特奈
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/06;G06F12/0888;G06F12/0897;G06F12/126;G06F9/50;G06F11/10;G06F13/16;G06F21/79;H03K19/00;H03K19/177
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 毛健;顧云峰

一種用于管理可編程集成電路IC(100)中的存儲器的方法，所述方法包括：用所述可編程集成電路IC的存儲器地址空間中的第一地址子集與所述可編程集成電路IC的物理存儲器之間的關聯關系配置(602)所述可編程集成電路IC的存儲器映射(400)。用所述存儲器地址空間中的第二地址子集與虛擬存儲器塊之間的關聯關系進一步配置(602)所述存儲器映射。將所述可編程集成電路IC的緩存的至少一部分鎖定(608、612)到所述第二地址子集。

技術領域

本公開大致上涉及可編程集成電路(IC)中存儲器資源的管理。

背景技術

具有不同功能的可編程集成電路(IC)被廣泛使用。通常，可編程IC是可被編程以執行指定邏輯功能的器件。可編程IC可以包括可編程邏輯或者可編程邏輯和硬連線邏輯的組合，諸如一個或多個微處理器。一種類型的可編程IC，即現場可編程門陣列(FPGA)通常包括可編程單元(tile)陣列。這些可編程單元包括各種類型的邏輯塊，其可以包括例如輸入/輸出塊(IOB)、可配置邏輯塊(CLB)、專用隨機存取存儲器塊(BRAM)、乘法器、數字信號處理塊(DSP)、處理器、時鐘管理器、延遲鎖定環(DLL)、總線或網絡接口，例如外圍組件互連高速(PCIe)和以太網等等。

每個可編程單元均可以包括可編程互連和可編程邏輯。可編程互連通常包括通過可編程互連點(PIP)互連的大量不同長度的互連線。可編程邏輯使用可編程元件來實現用戶設計的邏輯，所述可編程元件可以包括例如函數發生器、寄存器、算術邏輯等等。

通常通過將配置數據流加載到定義如何配置可編程元件的內部配置存儲器單元(cells)來對可編程互連和可編程邏輯進行編程。配置數據可以從存儲器(例如，從外部PROM)讀取，或者由外部設備寫入FPGA。各個存儲單元的集體狀態決定了FPGA的功能。

一些可編程IC包括一個或多個能夠執行程序代碼的微處理器。微處理器可以被制造為包括可編程邏輯電路和可編程互連電路的相同管芯的一部分，也被統稱為IC的“可編程電路”。應該理解的是，微處理器內的程序代碼的執行與可以在IC上應用的可編程電路的“編程”或“配置”是不同的。編程或配置IC的可編程電路的動作會導致由可編程電路內的配置數據所指定的不同的物理電路的執行。

片上系統(SOC)是可編程IC的一個例子。SOC可以包括微處理器、可編程邏輯、片上存儲器、各種輸入/輸出(I/O)電路以及用于在微處理器、可編程邏輯和I/O電路之間進行通信的互連電路。

盡管在單個SOC上的多個功能的集成可以支持各種各樣的應用并且提供了很大的靈活性，但是在SOC上提供特定功能電路的資源的數量可能少于當特定功能電路被實施在一個獨立的IC管芯時可用的資源數量。例如，SOC可能具有比專用FPGA IC管芯更少的可編程邏輯資源。類似地，具有一個或多個微處理器、片上存儲器和可編程邏輯的SOC可能具有比具有微處理器、片上存儲器和不具有可編程邏輯的另一個SOC更少的片上存儲器資源。相比于特定SOC具有的可用的片上存儲器，一些應用可能更受益于更多數量的片上存儲器。為了滿足對更多片上存儲器的需求，設計者可以尋找具有更大的片上存儲器資源的SOC。然而，具有更多片上存儲器的SOC可能比具有更少片上存儲器的另一SOC更昂貴，這使得設計者要在以降低的成本取得較低的性能還是更高的成本取得更好的性能之間進行選擇。

發明內容

公開了一種管理可編程集成電路IC中的存儲器的方法。所述方法包括：用所述可編程集成電路IC的存儲器地址空間中的第一地址子集與所述可編程集成電路IC的物理存儲器之間的關聯關系配置所述可編程集成電路IC的存儲器映射。用所述存儲器地址空間中的第二地址子集與虛擬存儲器塊之間的關聯關系進一步配置所述存儲器映射。將所述可編程集成電路IC的緩存的至少一部分鎖定到所述第二地址子集。