[發明專利]公共N阱狀態保持觸發器

有效

• 申請號: 201680008458.9
• 申請日: 2016-01-28
• 公開（公告）號: CN107210735B
• 公開（公告）日: 2021-10-29
• 發明（設計）人: A·阿加瓦爾;S·K·須;R·K·克里西那莫西
• 申請（專利權）人: 英特爾公司
• 主分類號: H03K3/356
• 分類號: H03K3/356;H03K3/3562
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 高見

1.一種具有數據保持能力的電子器件，所述電子器件包括：

狀態保持觸發器，所述狀態保持觸發器包括與公共N阱耦合的P型金屬氧化物半導體PMOS器件，其中，與所述公共N阱耦合的所述PMOS器件中的一個或多個由常通電源來供電，并且與所述公共N阱耦合的所述PMOS器件中的一個或多個由功率門控電源來供電。

2.如權利要求1所述的電子器件，其中，所述狀態保持觸發器中的所有PMOS器件與所述公共N阱耦合，而所述公共N阱與所述常通電源電耦合。

3.如權利要求2所述的電子器件，其中，所述狀態保持觸發器包括具有第一與或非AOI門和第二AOI門的從動級，其中，所述第一AOI門和所述第二AOI門由所述常通電源來供電。

4.如權利要求2所述的電子器件，其中，所述狀態保持觸發器為第一單元中的第一狀態保持觸發器，其中，所述電子器件進一步包括與所述第一單元相鄰的第二單元中的第二狀態保持觸發器，并且其中，所述第二狀態保持觸發器包括與所述公共N阱耦合的PMOS器件。

5.如權利要求4所述的電子器件，其中，所述第一狀態保持觸發器包括第一反相器和第二反相器，并且其中，所述第一反相器和所述第二反相器交叉耦合并且由所述常通電源來供電。

6.如權利要求4至5中任一項所述的電子器件，進一步包括：本地時鐘緩沖器，所述本地時鐘緩沖器具有與所述公共N阱耦合的PMOS器件，所述本地時鐘緩沖器與所述第一狀態保持觸發器和所述第二狀態保持觸發器耦合。

7.如權利要求6所述的電子器件，其中，所述本地時鐘緩沖器包括由所述常通電源供電的器件塊、用于接收睡眠狀態信號輸入的輸入端子、以及輸出端子，并且其中，所述本地時鐘緩沖器用于在所述睡眠狀態信號輸入指示睡眠狀態被啟用時輸出邏輯零值。

8.如權利要求1至2中任一項所述的電子器件，其中，所述狀態保持觸發器為主從狀態保持觸發器，其中，所述主從狀態保持觸發器的主控級包括由所述功率門控電源供電的器件，并且其中，所述主從狀態保持觸發器的從動級包括由所述常通電源供電的器件以及由所述功率門控電源供電的一個或多個器件。

9.如權利要求8所述的電子器件，進一步包括本地時鐘緩沖器，所述本地時鐘緩沖器包括由所述常通電源供電的一個或多個器件以及由所述功率門控電源供電的一個或多個器件，其中，所述公共N阱為第一公共N阱，并且其中，所述本地時鐘緩沖器中由所述常通電源供電的所述一個或多個器件包括與由所述常通電源供電的所述一個或多個器件的PMOS部件耦合的第二公共N阱。

10.如權利要求9所述的電子器件，其中，所述第二公共N阱與所述第一公共N阱是連續的。

11.如權利要求1至5中任一項所述的電子器件，進一步包括處理器、與所述處理器耦合的存儲器、以及與所述處理器耦合的顯示器，其中，所述處理器包括所述狀態保持觸發器。

12.一種電子電路，包括：

本地時鐘緩沖器，具有時鐘強制部件，所述時鐘強制部件具有用于接收時鐘輸入信號的時鐘輸入端子、用于接收睡眠狀態信號的睡眠信號輸入端子、以及輸出端子；以及

狀態保持觸發器，具有與公共N阱耦合的P型金屬氧化物半導體PMOS器件，其中，所述本地時鐘緩沖器用于向所述狀態保持觸發器提供本地時鐘信號，其中，所述本地時鐘緩沖器包括與所述公共N阱耦合的PMOS器件，其中，與所述公共N阱耦合的所述PMOS器件中的一個或多個由常通電源來供電，并且與所述公共N阱耦合的所述PMOS器件中的一個或多個由功率門控電源來供電，并且其中，所述本地時鐘信號在所述睡眠狀態信號指示睡眠狀態被啟用時被設置為第一邏輯狀態，并且所述本地時鐘信號在所述睡眠狀態信號指示所述睡眠狀態未被啟用時至少部分地基于所述時鐘輸入信號在所述第一邏輯狀態與第二邏輯狀態之間切換。