[發(fā)明專利]雙電源

在審

• 申請?zhí)枺?/td>: 201680007174.8
• 申請日: 2016-01-12
• 公開（公告）號: CN107209527A
• 公開（公告）日: 2017-09-26
• 發(fā)明（設計）人: F·帕勒特;G·斯考羅姆;A·S·德瓦爾;R·瓦加亞拉加萬
• 申請（專利權）人: 英特爾公司
• 主分類號: G05F3/08
• 分類號: G05F3/08
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 高見

優(yōu)先權聲明

本申請要求于2015年2月12日提交的題為“DUAL SUPPLY(雙電源)”的美國專利申請序列號14/621,261的優(yōu)先權，并且所述美國專利申請通過引用以其全文結合在此。

技術領域

本發(fā)明總體上涉及電源，并且具體地涉及用于片上電壓域的電源供應解決方案。

附圖說明

在相同的參考號指代相似元件的附圖的圖示中，通過示例性方式而非限制性方式展示了本發(fā)明的實施例。

圖1A是根據(jù)一些實施例的計算裝置的簡圖，所述計算裝置的處理器具有多個并聯(lián)LVR/IVR電壓電源域。

圖1B是根據(jù)一些實施例的來自圖1A的計算裝置的單個電壓域的IVR部分的示意圖。

圖2是根據(jù)一些實施例的用于單個代表性FIVR的電路系統(tǒng)的框圖。

圖3是示出根據(jù)一些實施例的用于為電壓域供電的單個FIVR/LVR塊的簡圖。

圖4是示出根據(jù)一些實施例的用于從FIVR轉換到LVR的例程401的簡圖。

圖5是示出根據(jù)一些實施例的用于從LVR轉換到FIVR以用于域電源的例程的簡圖。

具體實施方式

本公開提供了一種電力輸送方案，用于提供用于集成電壓調節(jié)器(integrated voltage regulator，IVR)的并聯(lián)調節(jié)特征。針對電源域，此特征可以在整體IVR功率效率可能較低的特定(輕)負載條件期間提供對從IVR到備選的、更高效的并聯(lián)(線型)調節(jié)器(LVR)的電壓調節(jié)和電力輸送的無縫傳送。當并聯(lián)調節(jié)被激活時，IVR可以完全斷電并且其輸入電源(如果不斷開的話)被降低，從而減少或移除IVR輸入供應軌上的靜態(tài)泄露或活躍功率的整個源。并聯(lián)調節(jié)器可以是線性電壓調節(jié)器(LVR)或者潛在地為針對感興趣的特定操作條件的另一種高效調節(jié)器，像開關電容式調節(jié)器或者更小的開關模式電壓調節(jié)器。

圖1A是示出根據(jù)一些實施例的針對示例性計算裝置的電源域的簡圖。所述電源域包括通過片外調節(jié)器103從電源101(PSU或電池)供電的處理器105。處理器105具有用于為各個不同負載109供電的單獨IVR/LVR電壓域107。處理器105可對應于任何適合的處理器(例如，高端服務器芯片、SoC等)。例如，處理器可以用第四代Core^TM微處理器來實現(xiàn)。

處于主板上的第一級VR(來自103)從PSU(電源單元)或電池電壓(例如，12V至20V)轉換為更低電壓(例如，針對活躍模式時為1.8V并且針對降低的電源模式時為1.3)。這些電源通過跨微處理器管芯的輸入供應軌而被分配。IVR/LVR塊充當?shù)诙D換級。例如，取決于處理器配置，可能存在8IVR/LVR域與31之間的IVR/LVR域。在一些實施例中，利用FIVR(fully integrated voltage regulator，完全集成電壓調節(jié)器)來實現(xiàn)IVR。給定對每個IVR正在供電的域的要求，每個IVR可獨立地可編程以實現(xiàn)最佳操作。這些設置可以由電源控制單元(power control unit，PCU)來優(yōu)化，所述電源控制單元可以指定輸入電壓、輸出電壓、操作級數(shù)以及各種各樣的用于最小化管芯的總功耗的其他設置。

應認識到，IVR(集成電壓調節(jié)器)可以包括任何適合的開關型調節(jié)器，至少其PWM(脈寬調制)電路系統(tǒng)集成到正在為其供電的芯片中。FIVR(完全集成電壓調節(jié)器)是一種類型的IVR。FIVR可以利用任何適合的開關DC調節(jié)器技術來實現(xiàn)。所述FIVR將通常使其部件中的大多數(shù)(如果不是全部)容納在正在為其供應調節(jié)電源的半導體封裝體(包括一個或多個管芯的封裝體)中。例如，在一些實施例中，功率FET、控制電路系統(tǒng)以及高頻去耦部件可以在管芯上，而電感器和中頻輸入去耦電容器可以在封裝體中。

圖2中示出了表示用于單個FIVR域的電路系統(tǒng)的框圖。此FIVR為具有16個相位的140MHz同步多相降壓轉換器。在一些實施例中，降壓調節(jié)器橋可以通過利用NMOS和PMOS共源共柵電源開關來替換來自先前設計的電源門而形成。共源共柵配置允許利用來自更先進的(例如，更小的特征尺寸)半導體工藝的邏輯器件來實現(xiàn)電源開關，并且同時，所述邏輯器件可以能夠處理合理的高輸入電壓(例如，高達1.8VDC)。這可降低針對高壓裝置的額外處理步驟的成本，同時實現(xiàn)所期望的開關特性。