[發明專利]硅晶圓的制造方法

有效

• 申請號: 201680006293.1
• 申請日: 2016-01-07
• 公開（公告）號: CN107210223B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 鈴木克佳;竹野博;江原幸治
• 申請（專利權）人: 信越半導體株式會社
• 主分類號: H01L21/322
• 分類號: H01L21/322;C30B29/06;C30B33/12;H01L21/26
• 代理公司: 北京京萬通知識產權代理有限公司 11440
• 代理人: 許天易

本發明提供一種硅晶圓的制造方法，透過施加熱處理于一被處理硅晶圓，而制造于表層具有無缺陷區域的硅晶圓，制造方法包含：步驟A，透過自上方加熱被處理硅晶圓的第一熱源，而僅對被處理硅晶圓的上側的表層以1300℃以上且硅的熔點以下的溫度，進行0.01msec以上且100msec以下的第一急速熱處理；以及步驟B，透過加熱被處理硅晶圓的第二熱源所進行的第二急速熱處理，而對被處理硅晶圓以1100℃以上且不超過1300℃的溫度維持1秒以上且100秒以下，并以30℃/sec以上且150℃/sec以下的降溫速度降溫。由此，能夠于塊體能夠形成高密度的BMD，TDDB特性良好的單晶硅晶圓。

技術領域

本發明涉及一種單晶硅晶圓的制造方法，其中該硅晶圓的氧化層耐壓較高，且晶圓內部能夠形成高密度的氧析出物。

背景技術

作為半導體裝置的材料的單晶硅晶圓(以下亦稱作硅晶圓)，一般能夠透過以柴可斯基法(Czochralski Method：以下亦稱作CZ法)以使單晶硅成長，將所得到的單晶硅進行切斷、研磨等的加工步驟以制作。

如此以CZ法所育成的單晶硅，在受到熱氧化處理(例如1100℃×2小時)有可能產生以環狀產生的氧化感生堆積缺陷(Oxidation induced Stacking Fault,OSF)。OSF以外亦逐漸發現有于育成結晶時所形成的，對裝置性能有不良影響的細微缺陷(以下亦稱作原生缺陷)。

在此，近年揭露有一種單晶的制造方法，用以得到盡可能減少此些缺陷的晶圓(例如請參照專利文獻1)。

圖4是顯示以專利文獻1中所揭露的方法中單晶育成時的提拉速率為V(mm/min)，且自硅的熔點至1350℃的溫度范圍中提拉軸方向的結晶內溫度分配的平均值為G(℃/mm)時，使V/G變化而育成單晶時的提拉速率與缺陷產生分布的關系。

一般而言，眾所周知，單晶內的溫度分布G是依存于CZ爐內的構造(以下稱作熱區)，即使改變提拉速率其分布亦幾乎不變。因此，在同一構造的CZ爐的情況中，V/G僅對應于提拉速率的變化。即V與V/G為接近成正比的關系。因此圖4的縱軸使用提拉速率V。

于V為相對高速的區域中，于結晶徑全區域存在有集合了被稱為晶格空位(Vacancy：以下稱為Va)的空孔型點缺陷的結晶原生缺陷(crystal originated particle：COP)及被稱為流動圖案缺陷(Flow pattern defect：FPD)的空孔型原生缺陷，被稱為V-Rich區域。

并且，若是V稍微變得較慢，則OSF自結晶周邊呈環狀而產生，隨著V的降低OSF向著中心收縮，OSF進而在結晶中心消滅。

若是V進一步變慢，則存在有Va及被稱為缺陷硅(interstitial silicon：以下稱為I)的間隙型的點缺陷的過剩或不足的狀況較少的中性(Netrual：以下稱為N)區域。已經發現，此N區域雖然有Va及I的偏差，但由于在飽和濃度以下，因此作為缺陷者并不存在，或是以現有的缺陷檢測方法不能確認缺陷的存在。此N區域分為Va為多數的Nv區域及I為多數的Ni區域。

若是V更進一步變慢，則I將變得過飽和，結果被認為是集合了I的差排環的L/D(Large Dislocation：間隙間差排環的略稱，亦寫作LSEPD、LEPD等)的缺陷為低密度存在，被稱為I-rich區域。

當存在于V-rich區域、OSF區域及I-rich區域的原生缺陷出現于晶圓表面，則在形成裝置的金屬氧化物半導體(Metal oxide semiconductor：MOS)結構時會使氧化膜的耐壓降低等，給予裝置特性不良的影響，因此期望晶圓表層不存在有如此缺陷。