[發明專利]半導體器件結構及其制造方法

在審

• 申請號: 202310231489.2
• 申請日: 2023-03-01
• 公開（公告）號: CN116314342A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 張冠張;李蕾;鄭斐;王澤文
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336;H01L29/423
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 郭燕;彭家恩

1.一種半導體器件結構，其特征在于，包括：

基底，所述基底具有上表面以及和所述上表面相對的下表面；

凹槽，所述凹槽從所述上表面向下表面的方向延伸，形成在所述基底內部，具有預設深度，所述凹槽具有上開口、內壁以及底面，所述上開口和所述底面正對且所述內壁兩端分別與所述上開口和所述底面垂直；

所述凹槽內設置有至少一層第一電極層，所述第一電極層為導電金屬材料或導電玻璃材料；

位于所述上表面的上方設置有第二電極層。

2.如權利要求1所述的半導體器件結構，其特征在于，所述凹槽內還設置有至少一層第一介質層，且第一電極層和第一介質層由底面至上開口方向上依次排列，所述第一電極層和第一介質層的寬度與所述凹槽的直徑一致。

3.如權利要求2所述的半導體器件結構，其特征在于，還包括功能層，所述功能層位于所述第一介質層的上方或者位于所述基底的上表面的上方。

4.如權利要求3所述的半導體器件結構，其特征在于，所述第一電極層、第一介質層以及所述功能層的寬度一致。

5.如權利要求4所述的半導體器件結構，其特征在于，所述第二電極層包括源極和漏極，所述源極和漏極分別布置在所述功能層的兩端。

6.如權利要求1所述的半導體器件結構，其特征在于，所述凹槽的預設深度為10納米-900納米。

7.一種半導體器件結構的制造方法，其特征在于，包括步驟：

提供基底，所述基底具有上表面以及和所述上表面相對的下表面；

從所述上表面向下表面的方向進行刻蝕，在所述基底內部形成具有預設深度的凹槽，其中，所述凹槽具有上開口、內壁以及底面，所述上開口和所述底面正對且所述內壁兩端分別與所述上開口和所述底面垂直；

在所述凹槽內沉積至少一層第一電極層，所述第一電極層為導電金屬材料或導電玻璃材料；

在所述基底的上表面生長第二電極層。

8.如權利要求7所述的半導體器件結構的制造方法，其特征在于，還包括步驟：

在所述凹槽內形成至少一層第一介質層，所述第一介質層位于所述第一電極層的上方；

以及，

在所述第一介質層的上方形成功能層。

9.如權利要求8所述的半導體器件結構的制造方法，其特征在于，采用自對準工藝在所述凹槽內填充所述第一電極層、第一介質層以及所述功能層。

10.如權利要求7所述的半導體器件結構的制造方法，其特征在于，所述從所述上表面向下表面的方向進行刻蝕，在所述基底內部形成具有預設深度的凹槽之前，還包括步驟：

在所述基底上方形成犧牲層，所述犧牲層的厚度10納米-900納米；

對應地，

所述凹槽的深度為10納米-900納米。