[實(shí)用新型]一種基于FPGA的實(shí)時(shí)圖像信息處理器

有效

• 申請(qǐng)?zhí)枺?/td>: 201620105382.9
• 申請(qǐng)日: 2016-02-01
• 公開（公告）號(hào): CN205385545U
• 公開（公告）日: 2016-07-13
• 發(fā)明（設(shè)計(jì)）人: 李艷靈
• 申請(qǐng)（專利權(quán)）人: 信陽師范學(xué)院
• 主分類號(hào): H04N5/232
• 分類號(hào): H04N5/232
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于：其包括圖像采集模塊、實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊、實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊、通信模塊，所述圖像采集模塊包括CCD攝像頭，所述實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊包括實(shí)時(shí)圖像信號(hào)處理器，所述實(shí)時(shí)圖像信號(hào)處理器通過I²C總線與CCD攝像頭連接構(gòu)成圖像采集模塊，所述實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊包括FPGA芯片、DSP芯片，所述實(shí)時(shí)圖像信號(hào)處理器與通過FPGA芯片的I²C接口與FPGA芯片連接，所述FPGA芯片中的狀態(tài)管理及寄存器與狀態(tài)指示燈、DSP芯片連接，所述FPGA芯片中的數(shù)據(jù)存儲(chǔ)模塊與SARM靜態(tài)存儲(chǔ)器連接，所述FPGA芯片中的電源管理邏輯模塊與電源管理芯片連接，所述DSP芯片與通信模塊連接。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于：所述實(shí)時(shí)圖像信號(hào)處理器為SAA7113H芯片。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于：所述SARM靜態(tài)存儲(chǔ)器采用兩塊作為圖像緩存。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于：所述通信模塊包括以太網(wǎng)接口模塊或串口通信模塊。

5.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于：所述DSP芯片分別連接SDRAM同步動(dòng)態(tài)存儲(chǔ)器、FLASHROM程序存儲(chǔ)器。