[實用新型]低成本晶圓級芯片尺寸硅通孔互連結構

有效

• 申請號: 201620021466.4
• 申請日: 2016-01-11
• 公開（公告）號: CN205335241U
• 公開（公告）日: 2016-06-22
• 發明（設計）人: 于大全;鄒益朝;肖智軼
• 申請（專利權）人: 華天科技（昆山）電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 昆山四方專利事務所 32212
• 代理人: 盛建德;段新穎

技術領域

本實用新型涉及半導體封裝技術領域，具體是涉及一種低 成本晶圓級芯片尺寸硅通孔互連結構。

背景技術

隨著物聯網，智能移動終端小型化、多功能化的需求，、 三維集成，特別是基于硅通孔(TSV)的晶圓級封裝技術扮演 越來越重要的角色。

中國專利201520550505.5提出一種硅通孔互連結構，包 括硅基體和若干個硅通孔，所述硅基體的上面設置半導體工藝 層，所述硅通孔上下貫穿硅基體，并填充金屬形成金屬柱，所 述金屬柱與半導體工藝層形成電氣連通，所述金屬柱與硅通孔 的內壁之間設置鈍化層I，在金屬柱和鈍化層的的下表面設置 金屬塊，金屬塊將硅通孔完全覆蓋，在金屬塊周圍和硅基體的 下表面覆蓋鈍化層II，并設置金屬塊開口露出金屬塊的下表 面，在鈍化層II上選擇性的重布線金屬層，并在再布線金屬 層的表面覆蓋保護層，開設保護層開口，該方案能夠很好的解 決之前將金屬柱露出采用化學-機械拋光造成的漏電問題，同 時提高了封裝的可靠性。但是該工藝復雜，成本高，對于不是 金屬柱的結構不再適用。

中國專利201210570600.2公開了一種基于化學鍍鎳合金 的通孔填充方法及其應用，首先在基體上制備通孔，然后在通 孔的側壁表面上直接或間接地通過化學鍍的方法制備化學鍍 鎳合金層，再以化學鍍鎳合金層作為種子層進行電鍍填充。本 實用新型提出一種通過化學鍍鎳合金作為通孔的阻擋層和電 鍍的種子層的技術，此技術可以實現阻擋層和種子層的一體 化，可以簡化傳統的工藝流程，大大節省成本；通過化學鍍的 方法，在高深徑比的通孔內可以使鍍膜分布更加均勻，有效避 免離子濺射方法產生的“盲區”，這有利于獲得完整的電鍍填 充效果。該方法用于微電子三維封裝的硅通孔互連技術，或者 用于玻璃或樹脂基體的通孔連接技術，但是該技術中的通孔側 壁也需要化鍍，增加了工藝的難度，可靠性較低。

后通孔(Vialast)技術是硅通孔技術中成本較低的方案。 主要的工藝步驟包括芯片背面減薄，硅刻蝕，硅背面和側壁絕 緣層制備，焊墊介質層開口，金屬填充，植球等工藝。但半導 體工業發展一直在追求保證可靠性的前提下，降低成本。后通 孔技術也需要進一步降低成本。

目前，主要通過降低3D縱向疊加的高度，并降低TSV所 需的孔深，為TSV制造技術的應用減少障礙，降低成本。從降 低成本角度看，后通孔(Vialast)技術的深孔物理氣相沉積， 電鍍，背面再布線是主要的成本構成。此外，后通孔(Vialast) 技術形成的硅通孔結構通常是部分填充方式，孔底和焊墊連接 部分較薄，容易造成分層、斷裂等問題，且無介質層填充保護 會導致金屬的氧化，腐蝕以及應力造成的失效；此外，芯片焊 墊較為密集時，硅通孔電性扇出時也存在連接可靠性的問題。

發明內容

為了解決上述技術問題，本實用新型提出一種低成本晶圓 級芯片尺寸硅通孔互連結構，不需要化鍍硅通孔側壁，并可避 免使用深孔物理氣相沉積及深孔電鍍，還可以提高硅通孔外接 點扇出到芯片背面時連接的可靠性，具有成本低、工藝簡單和 可靠性高等優點。

本實用新型的技術方案是這樣實現的：

一種低成本晶圓級芯片尺寸硅通孔互連結構，包括至少一 正面帶有焊墊的芯片，所述芯片背面形成有對應所述焊墊的通 孔，所述通孔的底部開口暴露所述焊墊；所述芯片背面及所述 通孔的側壁上覆蓋有絕緣層，靠近所述通孔的頂部開口的絕緣 層上及所述芯片背面鋪設有至少一層金屬線路層；所述芯片背 面上的金屬線路層上形成有鈍化層，所述鈍化層上開設有預植 焊球的開口，所述通孔的底部開口暴露的焊墊表面上、所述通 孔的頂部開口處的金屬線路層上及所述開口內的金屬線路層 上采用化鍍的方法形成有一定厚度的金屬層；所述通孔內采用 非電鍍的方法填充滿了導電材料，所述開口內的金屬層上植有 焊球。

進一步的，所述焊墊的材質是鋁、鋁合金、銅和銅合金中 的一種。

進一步的，所述焊墊正面部分或全部被無機介質層或有機 介質層覆蓋，所述焊墊背面邊緣被無機介質層或有機介質層覆 蓋。

進一步的，所述絕緣層的材質為二氧化硅、氮化硅、聚合 物絕緣材料中的一種。

進一步的，所述通孔為直孔或斜孔或直孔與斜孔的組合。

進一步的，所述金屬層為一層金屬或多層金屬，每層金屬 的材質為鎳、鎳磷、銀、銅、鈷、金、鈀中的一種。