[發明專利]一種全屏蔽片上共面波導傳輸結構及其制備方法

在審

• 申請號: 201611262172.1
• 申請日: 2016-12-30
• 公開（公告）號: CN106783812A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 王全;劉林林
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H01L23/66
• 分類號: H01L23/66;H01L23/552
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,陳慧弘

技術領域

本發明涉及半導體集成電路技術領域，尤其涉及一種片上共面波導傳輸結構及其制備方法。

背景技術

隨著半導體技術的發展，硅器件的特征尺寸不斷減小。隨著器件的溝道長度越來越小，CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)器件的f_T(截止頻率)也越來越高。因此，CMOS技術越來越適合射頻、微波和毫米波領域的應用。在汽車防撞雷達芯片和5G通訊芯片等應用領域，CMOS射頻芯片和邏輯、存儲等芯片越來越多地整合在一起，甚至做成SOC(System on Chip，系統級芯片)。

CMOS射頻芯片需要在片上集成螺旋電感、傳輸線或共面波導等無源器件，其中，共面波導是一種常用的片上波導結構。一般共面波導帶有對半導體襯底的屏蔽結構，如圖1所示為現有技術的射頻芯片用到的共面波導的結構示意圖。其包括半導體襯底101，中間填充層102，同屬頂層金屬層的信號線103和地線104。共面波導即是利用CMOS工藝中頂層金屬層作為信號線103傳輸射頻/微波信號，并利用信號線103的同層金屬在信號線103周圍形成走向相同的導線作為地線104來形成電磁場的邊界。同時，在圖1所示的現有技術的共面波導結構中，還包括底層金屬屏蔽層105，其位于半導體襯底101和中間填充層102之間，用來屏蔽半導體襯底101，防止電磁波的泄露。

然而，由于底層金屬屏蔽層105上方開放空間的存在，使得該底層金屬屏蔽層105不足以完全屏蔽電磁波，因此會造成電磁波向芯片上方開放空間的泄露，從而造成一定的損耗。

因此，如何提供一種新的共面波導傳輸結構，可以有效消除電磁波向半導體上方開放空間的泄露，從而可以減小損耗，就已成為本領域技術人員需要解決的技術問題。

發明內容

本發明解決的技術問題在于提供一種全屏蔽的片上共面波導傳輸結構，不僅包括對半導體襯底進行屏蔽的底層金屬屏蔽層，還包括對開放空間進行屏蔽的頂層金屬屏蔽結構。這種頂層金屬屏蔽結構可以有效的減小甚至消除電磁波向半導體上方開放空間的泄露，從而優化信號的傳輸特性，彌補了只有底層屏蔽層結構的不足，在射頻、微波和毫米波芯片中有較好的應用前景。

為實現上述目的，本發明提供了一種全屏蔽的片上共面波導傳輸結構，包括半導體襯底，底層金屬屏蔽層，中間填充層，信號線，以及位于頂層金屬層的地線，其中，所述底層金屬屏蔽層位于所述半導體襯底和所述中間填充層之間，所述中間填充層位于所述底層金屬屏蔽層和所述頂層金屬層之間，其特征在于，還包括一個RDL(Redistribution Layer，再分布層)金屬屏蔽層，其位于所述頂層金屬層上方，并通過通孔結構連接至所述頂層金屬層。

在一些優選的實施例中，所述中間填充層為介質層，所述信號線位于頂層金屬層中，且所述地線位于所述信號線的周圍。

在一些優選的實施例中，所述中間填充層包括由至少一層通孔層(V₁到V_N-1)和至少一層金屬層(M₂到M_N)交替構成的金屬堆疊結構，銅導線通過位于所述至少一層金屬層上的觸孔貫穿通孔層，連接所述頂層金屬層和所述底層屏蔽層，實現共面波導器件的上下聯通的多層地線結構，其中N為大于等于2的整數。

在一些優選的實施例中，所述信號線位于金屬層M_X中，所述多層地線分布于該信號線周圍，其中，X為小于等于N的整數，所述信號線位于中間填充層中的一層金屬層上，所述多層地線結構的寬度相同且分布于所述信號線周圍。在另一些更優選的實施例中，所述信號線位于金屬層M_X中，所述多層地線分布于該信號線周圍，其中，X為小于等于N的整數，所述多層地線結構的寬度不相同且呈圓形分布于所述信號線周圍，越靠近所述信號線的地線寬度越小。

為實現上述目的，本發明同時提供了一種片上共面波導傳輸結構的制造方法，包括：

制備硅襯底，對所述硅襯底表面進行離子注入，形成均勻摻雜的阱；

在硅襯底上方制作形成底層金屬屏蔽層；

在底層金屬屏蔽層上形成中間填充層；

形成頂層金屬層，并通過圖形化和化學機械拋光的方法形成地線；

在頂層金屬層上方形成RDL金屬屏蔽層。

從上述技術方案可以看出，本發明提供的片上共面波導傳輸結構的有益效果在于：