[發(fā)明專利]一種多疇垂直取向模式的液晶顯示面板及其制作方法

有效

• 申請?zhí)枺?/td>: 201611257896.7
• 申請日: 2016-12-30
• 公開（公告）號: CN106873272B
• 公開（公告）日: 2020-04-10
• 發(fā)明（設(shè)計）人: 黃秋平
• 申請（專利權(quán)）人: 深圳市華星光電技術(shù)有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1343
• 代理公司: 深圳市銘粵知識產(chǎn)權(quán)代理有限公司 44304
• 代理人: 孫偉峰

技術(shù)領(lǐng)域

本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，尤其涉及一種多疇垂直取向模式的液晶面板及其制作方法。

背景技術(shù)

液晶顯示器具有低輻射、低功耗以及體積小等特點，逐漸成為顯示器件的主流，廣泛應(yīng)用在手機、筆記本電腦、平板電視等產(chǎn)品上。

為了獲得高視角以及高顯示品質(zhì)，通常的MVA(Multi-domain Vertical Alignment，多疇垂直配向)顯示面板采用4疇(Domain)的顯示結(jié)構(gòu)。圖1為現(xiàn)有的4疇MVA顯示面板結(jié)構(gòu)示意圖，如圖1所示，柵極線(Gate)101、數(shù)據(jù)線(Data)102、公共電極線(Com)103、薄膜晶體管(TFT)104、像素電極(ITO)105構(gòu)成一個基本的像素結(jié)構(gòu)。其中像素電極設(shè)計成具有切口106的結(jié)構(gòu)，將像素電極切分成多個區(qū)域，配合彩膜(CF)基板上的配向突起物(Protrusion)，從而形成4疇的顯示結(jié)構(gòu)。在該顯示結(jié)構(gòu)中，公共電極和像素電極形成存儲電容，用于保持像素電壓和降低饋通(Feed Through)電壓。增加存儲電容有助于提高顯示品質(zhì)，但增加公共電極面積會降低透過率。

現(xiàn)有技術(shù)的不足在于：不能同時提高顯示面板的顯示品質(zhì)和透過率。

發(fā)明內(nèi)容

針對上述技術(shù)問題，本發(fā)明提供了一種多疇垂直取向模式的液晶顯示面板，其包括陣列基板，所述陣列基板上設(shè)置有多個像素單元，其中每個像素單元內(nèi)設(shè)置有薄膜晶體管、耦合電容配線和公共電極配線，

每個像素單元包括具有第一子像素電極的第一子像素單元和具有第二子像素電極的第二子像素單元，第一子像素電極和第二子像素電極分別與所述公共電極配線形成存儲電容；

在每一個像素單元中，所述第一子像素電極配置成與薄膜晶體管的漏極電性連接，且與所述耦合電容配線電性連接；所述第二子像素電極配置成與所述耦合電容配線形成耦合電容；

所述公共電極配線覆蓋所述像素單元的整個像素區(qū)域，所述公共電極配線在所述第二子像素電極下方設(shè)有用于容納所述耦合電容配線的鏤空區(qū)域，所述耦合電容配線與所述公共電極配線絕緣，并且所述公共電極配線由透明導電層形成。

在一個實施例中，所述耦合電容配線由刻蝕后的透明導電層形成，且所述耦合電容配線與所述公共電極配線同層設(shè)置。

在一個實施例中，所述薄膜晶體管的柵極配線包括透明導電層和柵極金屬。

在一個實施例中，所述薄膜晶體管的漏極連通有第一過孔，所述耦合電容配線連通有第二過孔，所述第一子像素電極通過所述第一過孔與所述薄膜晶體管的漏極電性連接，且所述第一子像素電極通過所述第二過孔與所述耦合電容配線電性連接。

在一個實施例中，還包括彩膜基板，所述彩膜基板上設(shè)置有脊狀突起物。

在一個實施例中，所述陣列基板上的所述像素電極設(shè)置有切口。

在一個實施例中，所述第一子像素單元通過所述脊狀突起物和/或切口形成分為多個疇區(qū)的所述第一顯示區(qū)；所述第二子像素單元通過所述脊狀突起物和/或切口形成分為多個疇區(qū)的第二顯示區(qū)。

根據(jù)本發(fā)明的另一方面，還提供了一種多疇垂直取向模式的液晶顯示面板的制作方法，包括以下步驟：

在襯底上沉積一層透明導電材料形成透明導電層后，連續(xù)沉積柵極金屬形成柵極金屬層；

采用多灰階光罩工藝對透明導電層和柵極金屬層進行刻蝕，像素區(qū)的柵極金屬層刻蝕掉后露出的透明導電層形成公共電極配線和耦合電容配線，刻蝕后的薄膜晶體管區(qū)的透明導電層和柵極金屬層形成雙層結(jié)構(gòu)的柵極配線；其中，所述公共電極配線在所述第二子像素電極下方設(shè)有用于容納所述耦合電容配線的鏤空區(qū)域，所述耦合電容配線與所述公共電極配線絕緣；

沉積一層柵極絕緣材料形成柵極絕緣層；

進行半導體層工藝和源漏極工藝，形成有源層、數(shù)據(jù)線和源漏極后，沉積一層鈍化材料形成鈍化層；

進行過孔工藝，其中，所述漏極連通有第一過孔，所述耦合電容配線連通有第二過孔，使得所述第一子像素電極通過所述第一過孔與所述薄膜晶體管的漏極電性連接，且通過所述第二過孔與所述耦合電容配線電性連接；

在所述鈍化層上的像素區(qū)利用透明導電材料形成至少兩個獨立的子像素電極，每一個子像素電極分別與所述公共電極配線形成一個存儲電容，第二子像素電極配置成與所述耦 合電容配線形成耦合電容。

在一個實施例中，所述多灰階光罩工藝包括：

利用半透過的膜進行半曝光；

或，制作出曝光機解析度以下的微縫，通過該微縫部位遮住一部份的光源，以達成半曝光效果。