[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201611257688.7
• 申請日: 2016-12-30
• 公開（公告）號: CN106972052B
• 公開（公告）日: 2020-06-12
• 發(fā)明（設(shè)計）人: 吳宏祥;吳國銘
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 路勇

本發(fā)明實施例揭示一種半導(dǎo)體結(jié)構(gòu)及其制造方法。半導(dǎo)體結(jié)構(gòu)包含：襯底；柵極結(jié)構(gòu)，形成于襯底上；源極區(qū)與漏極區(qū)，形成于柵極結(jié)構(gòu)的任一側(cè)上的襯底中，源極區(qū)與漏極區(qū)皆具有第一傳導(dǎo)型；以及介電層，其具有第一部分與第二部分，其中介電層的第一部分形成于柵極結(jié)構(gòu)的一部分上，以及介電層的第二部分形成于襯底上并且延伸到漏極區(qū)的一部分，其中介電層包含至少一凹部于第二部分上。本發(fā)明實施例還提供一種相關(guān)的制造方法。

技術(shù)領(lǐng)域

本揭示涉及半導(dǎo)體結(jié)構(gòu)及其制造方法。

背景技術(shù)

半導(dǎo)體集成電路(integrated circuit，IC)產(chǎn)業(yè)已經(jīng)歷快速成長。IC材料與設(shè)計的技術(shù)進展已產(chǎn)生數(shù)代的IC，每一代比前一代具有更小且更復(fù)雜的電路。然而，這些進展具有越加復(fù)雜的IC處理與制造，以及為了實現(xiàn)這些進展，IC處理與制造需要類似的發(fā)展。例如，當(dāng)裝置組成的半導(dǎo)體電路用于高電壓應(yīng)用時，其中所述裝置例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(metal-oxide-semiconductor field effect transistor，MOSFET)，關(guān)于合并高電壓裝置與低電壓裝置(例如，邏輯裝置)，芯片上系統(tǒng)(system-on-chip，SoC)技術(shù)發(fā)生問題。再者，隨著技術(shù)進展，邏輯裝置的尺寸持續(xù)縮小(例如，45nm與45nm以下)，可用高注入濃度完成工藝流程以防止源極與漏極之間的沖穿(punch-through)或降低源極與漏極的阻抗，因而可能造成更大的漏電問題與裝置可信賴度降低。

發(fā)明內(nèi)容

本揭示的一些實施例提供一種半導(dǎo)體結(jié)構(gòu)，其包含：襯底；柵極結(jié)構(gòu)，形成于襯底上；源極區(qū)與漏極區(qū)，形成于柵極結(jié)構(gòu)的任一側(cè)上的襯底中，源極區(qū)與漏極區(qū)皆具有第一傳導(dǎo)型；以及介電層，其具有第一部分與第二部分，其中介電層的第一部分形成于柵極結(jié)構(gòu)的一部分上，以及介電層的第二部分形成于襯底上并且延伸到漏極區(qū)的一部分，其中介電層包含至少一凹部于第二部分上。

本揭示的一些實施例提供一種半導(dǎo)體結(jié)構(gòu)，其包含：襯底；柵極結(jié)構(gòu)，形成于襯底上；源極區(qū)與漏極區(qū)，形成于柵極結(jié)構(gòu)的任一側(cè)上的襯底中，源極區(qū)與漏極區(qū)皆具有第一傳導(dǎo)型；介電層，其具有第一部分與第二部分，其中介電層的第一部分形成于柵極結(jié)構(gòu)的一部分上，以及介電層的第二部分形成于襯底上并且延伸到漏極區(qū)的一部分，其中介電層包含至少一凹部于第二部分上；以及層間介電(interlayer dielectric，ILD)層，形成于襯底上，ILD層包含貫穿溝渠到至少一凹部，其中貫穿溝渠實質(zhì)被傳導(dǎo)材料填充。

本揭示的一些實施例提供一種制造半導(dǎo)體結(jié)構(gòu)的方法，其包含：提供襯底；形成柵極結(jié)構(gòu)于襯底上；形成源極區(qū)與漏極區(qū)于柵極結(jié)構(gòu)的任一側(cè)上的襯底中，源極區(qū)與漏極區(qū)皆具有第一傳導(dǎo)型；形成一介電層于襯底上，其中介電層具有第一部分與第二部分，第一部分形成于柵極結(jié)構(gòu)的一部分上，以及第二部分形成于襯底上并且延伸到漏極區(qū)的一部分；以及形成至少一凹部于介電層的第二部分上。

附圖說明

為協(xié)助讀者達到最佳理解效果，建議在閱讀本揭示時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業(yè)界標(biāo)準作法，本專利說明書中的圖式不一定按照正確的比例繪制。在某些圖式中，尺寸可能刻意放大或縮小，以協(xié)助讀者清楚了解其中的討論內(nèi)容。

圖1到圖11根據(jù)本揭示的例示實施例說明在不同制造階段的高電壓半導(dǎo)體裝置的圖式。

具體實施方式

本揭示提供了數(shù)個不同的實施方法或?qū)嵤├捎糜趯崿F(xiàn)本揭示的不同特征。為簡化說明起見，本揭示也同時描述了特定零組件與布置的范例。請注意提供這些特定范例的目的僅在于示范，而非予以任何限制。舉例來說，在以下說明第一特征如何在第二特征上或上方的敘述中，可能會包括某些實施例，其中第一特征與第二特征為直接接觸，而敘述中也可能包括其它不同實施例，其中第一特征與第二特征中間另有其它特征，以致于第一特征與第二特征并不直接接觸。此外，本揭示中的各種范例可能使用重復(fù)的參考數(shù)字和/或文字注記，以使文件更加簡單化和明確，這些重復(fù)的參考數(shù)字與注記不代表不同的實施例與配置之間的關(guān)聯(lián)性。