[發明專利]一種芯片及其制造方法

在審

• 申請號: 201611256205.1
• 申請日: 2016-12-30
• 公開（公告）號: CN106783637A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 高國華;朱桂林
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L23/13;H01L23/488
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 孟金喆,胡彬

技術領域

本發明實施例涉及芯片制造技術，尤其涉及一種芯片及其制造方法。

背景技術

芯片是指內含集成電路的硅片，體積很小，常常是計算機或其他電子設備的一部分，安裝在計算機或其他電子設備中的的芯片是已經封裝完成的芯片。芯片的封裝流程主要包括芯片制造、芯片切割、芯片貼裝和芯片互連。

芯片貼裝工藝是指將芯片用有機膠和金屬焊料粘接在基板上，起到熱、電和機械連接的作用。然而，現有芯片貼裝工藝中，將芯片貼裝到基板之前，如圖1所示給芯片10的電極11上涂覆焊料12時，焊料12形狀不可控，焊料12易受擠壓進而容易與相鄰的電極11形成短路。

發明內容

本發明實施例提供一種芯片及其制造方法，以解決現有芯片貼裝工藝中，焊料形狀不可控且易受擠壓進而容易與相鄰的電極形成短路的問題。

第一方面，本發明實施例提供了一種芯片的制造方法，該制造方法包括：

提供一超薄芯片，所述超薄芯片的功能面上具有多個電極，在所述超薄芯片的功能面上形成鈍化層，所述鈍化層具有與所述多個電極分別對應設置的多個第一開口；

在所述鈍化層上形成掩膜層，所述掩膜層具有與所述多個第一開口分別對應設置的多個第二開口，所述第二開口大于所述第一開口；

在所述第二開口中形成導電凸點；

去除所述掩膜層。

進一步地，在所述第二開口中形成導電凸點的具體執行過程為：采用電鍍工藝在所述第二開口中形成導電凸點。

進一步地，形成掩膜層之前，該制造方法還包括：在所述鈍化層上形成導電種子層；以及，去除所述掩膜層之后，還包括：去除暴露的所述導電種子層。

進一步地，所述導電種子層包括依次層疊形成的鈦金屬層和銅金屬層。

進一步地，所述鈦金屬層的厚度為100nm，所述銅金屬層的厚度為300～500nm。

進一步地，所述導電凸點包括依次層疊形成的鎳金屬層和焊盤，其中，所述焊盤的組成材料包括錫或錫銀合金。

進一步地，所述鎳金屬層的厚度為2～3μm；所述焊盤的厚度為6～15μm。

進一步地，所述超薄芯片包括相對的功能面和非功能面，該制造方法還包括：采用研磨工藝對所述超薄芯片的非功能面進行研磨減薄。

進一步地，該制造方法還包括：切割以形成多個芯片。

第二方面，本發明實施例還提供了一種芯片，該芯片采用上述芯片制造方法進行制造。

本發明實施例中提供一種芯片及其制造方法，在超薄芯片的功能面上形成具有多個第一開口的鈍化層，在鈍化層上形成具有多個第二開口的掩膜層，再第二開口中形成導電凸點則導電凸點與電極接觸，最后去除掩膜層。本發明實施例中，通過設置具有多個第一開口的鈍化層和具有多個第二開口的掩膜層，將導電凸點形成在第一開口和第二開口中，實現了精確控制導電凸點的形狀；形成導電凸點時，任意相鄰兩個電極上的導電凸點之間采用掩膜層進行間隔，則形成的導電凸點不易擠壓變形而避免了相鄰導電凸點之間的短路現象，便于一次性、高精度的成型導電凸點。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術提供的芯片示意圖；

圖2為現有技術提供的第二種芯片示意圖；

圖3是本發明實施例一提供的芯片制造方法的流程圖；

圖4A～圖4D是本發明實施例一提供的芯片制造工藝的示意圖；

圖5A～圖5B是本發明實施例二提供的導電種子層制造工藝的示意圖；

圖6是本發明實施例二提供的導電凸點制造工藝的示意圖；

圖7是本發明實施例二提供的芯片減薄工藝的示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，以下將參照本發明實施例中的附圖，通過實施方式清楚、完整地描述本發明的技術方案，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。