[發明專利]焊墊下電路結構及其制造方法

在審

• 申請號: 201611254790.1
• 申請日: 2016-12-30
• 公開（公告）號: CN108269776A
• 公開（公告）日: 2018-07-10
• 發明（設計）人: 張榮麟
• 申請（專利權）人: 應廣科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 張一軍;趙靜

本發明提出一種焊墊下電路(circuit under pad，CUP)結構及其制造方法。CUP結構包含：元件層，形成于基板上，包括多個元件；至少一金屬層，形成于元件層上；多個連接層，形成于金屬層與元件層間，與至少一金屬層間，用以電連接金屬層與元件層，并用以電連接至少一金屬層；以及焊墊層，形成于相對最上方的連接層上，用以連接焊球；其中，元件層包含禁止區，禁止區不包括任何元件，且禁止區的范圍根據打線接合的工藝步驟中的至少一參數、焊電層的厚度、金屬層的厚度、或連接層的厚度而定義，用以避免打線接合的工藝步驟損害元件。

技術領域

本發明涉及一種焊墊下電路(circuit under pad,CUP)結構及其制造方法，特別是指一種可避免元件受損的焊墊下電路結構及其制造方法。

背景技術

圖1A顯示一種典型的芯片的俯視示意圖。如圖1A所示，芯片1包含多個焊墊結構10與主要電路區11。如俯視示意圖圖1B所示，多個焊墊結構10位于芯片1的周緣(periphery)區域，用以連接焊球106，且如剖視示意圖圖1C所示，焊墊結構10具有焊墊下電路(circuitunder pad,CUP)結構10A。圖1C顯示圖1B中，剖線AA’的剖視示意圖。如圖1C所示，CUP結構10A包含基板101、元件層102、多個金屬層103、多個連接層104、焊墊層105。其中，焊墊層105正下方的元件層102中，具有多個元件，此為本領域技術人員所熟知，在此不予贅述。

一般而言，焊墊層105用以將芯片1與外部其他的電子元件(未示出)，通過打線接合工藝步驟而連接。打線接合工藝步驟將焊球與焊接線材接合至焊電層105，以連接至外部其他電子元件，在打線接合工藝步驟中，包含許多的參數，例如焊接時間、焊接壓力、焊接功率、與焊接溫度等，帶有這些參數的工藝步驟，會損害焊墊層105下方元件層102中的元件，以致元件功能受損，導致芯片1的電性錯誤或失效。

有鑒于此，本發明即針對上述現有技術的改善，提出一種焊墊下電路(circuitunder pad,CUP)結構及其制造方法，可避免芯片中，在焊墊結構10中的元件受損。

發明內容

本發明的目的在于克服現有技術的不足與缺陷，提出一種焊墊下電路(circuitunder pad,CUP)結構及其制造方法，可避免芯片中，在焊墊結構10中的元件受損。

為達上述目的，就其中一觀點言，本發明提供了一種焊墊下電路(circuit underpad,CUP)結構，包含：一元件層，形成于一基板上，包括多個元件；至少一金屬層，形成于該元件層上；多個連接層，形成于該金屬層與該元件層間，與該至少一金屬層間，用以電連接該金屬層與該元件層，并用以電連接該至少一金屬層；以及一焊墊層，形成于相對最上方的該連接層上，用以連接一焊球；其中，該元件層包含一禁止區，該禁止區不包括任何該元件，且該禁止區的范圍根據一打線接合的工藝步驟中的至少一參數、該焊電層的厚度、該金屬層的厚度、或該連接層的厚度而定義，用以避免該打線接合的工藝步驟損害該多個元件；其中，該元件包括一接面(junction)二極管、一金氧半(metal oxide semiconductor,MOS)晶體管或/且一雙極(bipolar)晶體管。

為達上述目的，就另一觀點言，本發明提供了一種焊墊下電路(circuit underpad,CUP)結構制造方法，包含：形成一元件層于一基板上，其中該元件層包括多個元件；形成至少一金屬層于該元件層上；形成多個連接層于該金屬層與該元件層間，與該至少一金屬層間，用以電連接該金屬層與該元件層，并用以電連接該至少一金屬層；以及形成一焊墊層于相對最上方的該連接層上，用以連接一焊球；其中，該元件層包含一禁止區，該禁止區不包括任何該元件，且該禁止區的范圍根據一打線接合的工藝步驟中的至少一參數、該焊電層的厚度、該金屬層的厚度、或該連接層的厚度而定義，用以避免該打線接合的工藝步驟損害該多個元件；其中，該元件包括一接面(junction)二極管、一金氧半(metal oxidesemiconductor,MOS)晶體管或/且一雙極(bipolar)晶體管。