[發(fā)明專利]一種基于云平臺(tái)中FPGA異構(gòu)加速基因計(jì)算方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201611248027.8
• 申請(qǐng)日: 2016-12-29
• 公開（公告）號(hào): CN106778015A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 王新勝;劉曉寧;韓良;羅敏
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)（威海）
• 主分類號(hào): G06F19/00
• 分類號(hào): G06F19/00
• 代理公司: 威海科星專利事務(wù)所37202
• 代理人: 王元生

1.一種基于云平臺(tái)中FPGA異構(gòu)加速基因計(jì)算方法，其特征是包括以下步驟：

步驟S1，算法分析，將基因計(jì)算區(qū)分為用計(jì)算機(jī)處理器計(jì)算慢部分和計(jì)算機(jī)處理器計(jì)算快部分；

步驟S2，根據(jù)步驟S1中算法分析結(jié)果，計(jì)算機(jī)處理器計(jì)算慢部分采用硬件加速，計(jì)算機(jī)處理器計(jì)算快部分采用軟件加速，進(jìn)行軟硬件界面劃分；

步驟S3，根據(jù)步驟S2中分工，軟件加速部分通過云平臺(tái)實(shí)現(xiàn)，硬件加速部分下載到云平臺(tái)提供的FPGA來實(shí)現(xiàn)；

步驟S4，綜合異構(gòu)加速結(jié)果；

其中，

所述步驟S2中軟件加速部分編寫C語言軟件，硬件加速部分編寫Verilog語言硬件程序；

所述步驟S3中，將軟件加速部分和硬件加速部分分別優(yōu)化編譯成軟件可執(zhí)行程序和硬件FPGA可下載比特流文件，分別上傳云平臺(tái)的主控制器和FPGA加速單元中進(jìn)行運(yùn)算；云服務(wù)器和云端提供的FPGA之間使用CAPI接口進(jìn)行兩邊的通信。

2.根據(jù)權(quán)利要求1所述的一種基于云平臺(tái)中FPGA異構(gòu)加速基因計(jì)算方法，其特征是所述步驟S4中，在本地客戶端查看運(yùn)算結(jié)果等返回值。

3.根據(jù)權(quán)利要求1或2所述的一種基于云平臺(tái)中FPGA異構(gòu)加速基因計(jì)算方法，其特征是所述步驟S3中，使用給定IBM的SDK開發(fā)需要的加速器，將編譯后得到的bin文件以zip格式壓縮生成zip壓縮包，在FPGA Maker Zone的Upload Accelerator界面中上傳該zip壓縮包；點(diǎn)擊 My Accelerator List，進(jìn)入上傳的加速器的處理流程，等待所有步驟通過；所有步驟通過后加速器部署到云端，同時(shí)，使用該SDK編寫傳遞序列對(duì)應(yīng)的C程序；申請(qǐng)?zhí)摂M機(jī)，C程序編譯完成后將可執(zhí)行文件傳入到虛擬機(jī)中，在虛擬機(jī)上運(yùn)行，讀取本地給出的基因序列文件，放入加速器中進(jìn)行運(yùn)算。