[發明專利]半導體裝置結構的形成方法

在審

• 申請號: 201611245999.1
• 申請日: 2016-12-29
• 公開（公告）號: CN107170826A
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 王士瑋;張家豪;羅文呈
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L21/306
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 王芝艷

技術領域

本發明實施例涉及一種半導體裝置結構，且特別涉及一種包括選擇性沉積導電層的半導體裝置結構的形成方法。

背景技術

半導體裝置使用于各種電子應用中，例如個人電腦、行動電話、數碼相機和其他電子設備。半導體裝置通常通過以下方式而制造，包括在半導體基板上依序沉積絕緣或介電層、導電層及半導體層，使用光刻工藝圖案化上述各材料層，藉以在其上形成電路組件及元件。許多集成電路通常制造于單一半導體晶片上，且通過沿著切割線在集成電路之間進行切割，以將各個晶粒(die)單一化。上述各個晶粒通常分別地封裝于，例如，多芯片模塊中或其他類型的封裝中。

半導體制造技術包括許多的工藝，其中涉及復雜的物理和化學交互作用。光刻工藝是將掩模上的幾何形狀的圖案轉移到覆蓋半導體晶片表面的感光材料(光致抗蝕劑)的薄層的工藝。隨著特征尺寸縮小到越來越小的尺寸，光刻工藝逐漸成為集成電路制造工藝中更加敏感且關鍵的步驟。然而，目前仍有許多與光刻工藝相關的挑戰存在。

雖然現有的光刻工藝及制造半導體裝置結構的方法已普遍足以達成預期的目標，然而仍無法完全滿足所有需求。

發明內容

本發明的一實施例提供一種半導體裝置結構的形成方法，包括：形成目標層于基板上；形成籽晶層于目標層上；形成硬掩模層于籽晶層上，其中硬掩模層包括開口，以暴露出籽晶層的一部分；形成導電層于開口中，其中導電層選擇性地沉積于籽晶層的上述暴露部分上；以及利用導電層作為掩模，以蝕刻目標層的一部分。

本發明的另一實施例提供一種半導體裝置結構的形成方法，包括：形成柵極結構于基板上；形成源極/漏極結構于基板中，且相鄰于柵極結構；形成第一介電層于柵極結構上；形成籽晶層于第一介電層上；形成第一硬掩模層于籽晶層上，其中第一硬掩模層具有多個開口；形成導電層于開口中；移除第一硬掩模層；以及利用導電層作為掩模，移除第一介電層的一部分，以形成溝槽于第一介電層中。

本發明的又一實施例提供一種半導體裝置結構的形成方法，包括：形成籽晶層于基板上；形成硬掩模層于籽晶層上，其中硬掩模層具有開口；形成導電層于開口中，其中導電層并未形成于硬掩模層上；以及利用導電層作為掩模，蝕刻基板的一部分，以形成鰭式結構，其中鰭式結構延伸于基板之上。

附圖說明

以下將配合所附附圖詳述本發明的實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的實施例的特征。

圖1A-圖1F繪示依據本發明的一些實施例的形成一半導體裝置結構的各個工藝階段的剖面示意圖。

圖2A-圖2G繪示依據本發明的一些實施例的形成一半導體裝置結構的各個工藝階段的剖面示意圖。

圖3A-圖3G繪示依據本發明的一些實施例的形成一半導體裝置結構的各個工藝階段的剖面示意圖。

圖4A-圖4H繪示依據本發明的一些實施例的形成一半導體裝置結構的各個工藝階段的立體示意圖。

附圖標記說明：

100a、100b、100c、100d～半導體裝置結構

102～基板

104～目標層

106～籽晶層

110～硬掩模層

111～開口

120～導電層

204～柵極介電層

206～柵極電極層

208～隔離結構

210～柵極結構

212～間隔物

214～源極/漏極結構

215～溝槽

218～第一導電層

220～接觸結構

302～第一介電層

304～第二介電層

306～第二導電層

308～第一蝕刻停止層

314～第三介電層

318～第二蝕刻停止層

320～硬掩模層

324～第四介電層

335a～第一孔洞

335b～第二孔洞

345a～第一溝槽通孔結構

345b～第二溝槽通孔結構

350～擴散阻擋層

352～第三導電結構

360～內連線結構

408～隔離結構

410～鰭狀結構

412～柵極介電層

414～柵極電極層

416～間隔物