[發明專利]一種用于非精確計算神經網絡的電路設計方法

有效

• 申請號: 201611242077.5
• 申請日: 2016-12-29
• 公開（公告）號: CN108256642B
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 陳天石;任逸軒;郭崎;杜子東;支天;陳云霽
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F7/523
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種用于非精確計算神經網絡的電路設計方法，其特征在于，包括以下步驟：

確定位寬，用以確定非精確乘法器的位寬選擇范圍；

生成電路結構，采用一種以電路中結點重要性排名為驅動的啟發式隨機算法來生成電路結構，對每一種備選位寬，生成多種具體電路，所述多種具體電路就是所有可選的非精確乘法器結構；所述備選位寬是所述位寬選擇范圍中的位寬；

獨立替換，將神經網絡中的每個精確乘法器獨立地替換為某種結構的非精確乘法器，得到的所有可能方案組成一個解空間；

遍歷比較，在所述解空間內隨機選擇一部分方案，遍歷每種方案下非精確神經網絡的訓練和測試效果，得到最優解；其中，所述非精確神經網絡是所述神經網絡中的每個精確乘法器獨立地替換為某種結構的非精確乘法器后得到的；

所述啟發式隨機算法的具體步驟為：

給出當前位寬下精確乘法器的卡諾圖和邏輯門電路；

計算所述邏輯門電路的硬件開銷；

進入遍歷循環：將卡諾圖中的任意若干位翻轉，得到新卡諾圖，計算新邏輯門電路的結果誤差和硬件開銷，如果結果誤差在容忍度內，硬件開銷是當前最小，則將當前卡諾圖和邏輯門電路及其結果誤差和硬件開銷作為當前的最優解；其中，所述新邏輯門電路是根據所述新卡諾圖得到的；

遍歷完成后，誤差在容忍度內硬件開銷最小的新電路結構，即為當前位寬和誤差容忍度下的非精確乘法器。

2.根據權利要求1所述的電路設計方法，其特征在于，確定位寬的具體步驟為：

確定上界；確定下界；確定步長。

3.根據權利要求2所述的電路設計方法，其特征在于，

在確定上界的步驟中，把精確乘法器的位寬作為上界；

在確定下界的步驟中，把精確乘法器的位寬的一半作為下界。

4.根據權利要求3所述的電路設計方法，其特征在于，

在確定步長的步驟中，把步長設為2。

5.根據權利要求1所述的電路設計方法，其特征在于，生成電路結構的具體步驟還包括：

對每一種位寬，生成多個不同誤差容忍度下的非精確乘法器。

6.根據權利要求1所述的電路設計方法，其特征在于，獨立替換的具體步驟為：

將神經網絡中每個精確乘法器獨立替換成任意一種非精確乘法器，得到解空間；

從解空間中篩選一部分方案。

7.根據權利要求6所述的電路設計方法，其特征在于，在所述從解空間中篩選一部分方案的步驟中，

隨機選取；或者，

先根據位寬平均分配、根據誤差容忍度以正態分布的比例，再隨機選取。

8.根據權利要求1所述的電路設計方法，其特征在于，遍歷比較的具體步驟為：

在篩選的一部分方案中選擇一種替換方案；

在該替換方案對應的非精確神經網絡上進行訓練和測試，如果測試結果是當前最好，則保留該替換方案為當前最優解，否則選擇另一種替換方案進行訓練和測試，直到遍歷篩選的全部方案；

遍歷完成后的最優解即作為最終結果。