[發明專利]一種多路讀寫多容量選擇的FIFO控制器

在審

• 申請號: 201611235816.8
• 申請日: 2016-12-28
• 公開（公告）號: CN106776357A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 周燁;周金風;王宇星;黃剛;陸俊嘉
• 申請（專利權）人: 無錫芯響電子科技有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 南京經緯專利商標代理有限公司32200
• 代理人: 熊玉瑋

技術領域

本發明公開了一種多路讀寫多容量選擇的FIFO控制器，屬于數字集成電路的技術領域。

背景技術

FIFO（First In First Out），即先進先出存儲器的簡稱，在系統設計中，為了增加數據傳輸速率、大批量處理數據流、解決不同時鐘域系統之間的數據傳輸問題，通常使用FIFO存儲器。

常見的FIFO存儲器一般有兩種構成方式：一種是由移位寄存器陣列構成，另一種是由具有讀和寫地址指針的雙端口RAM構成。根據FIFO工作的時鐘域，又可以將FIFO存儲器分為同步FIFO和異步FIFO兩類，同步FIFO是指讀時鐘與寫時鐘為同一個時鐘，而異步FIFO是指讀時鐘與寫時鐘為兩個互相獨立的時鐘。FIFO的使用非常廣泛，其中又以由SRAM組成的FIFO更為緊湊實用，本發明主要是針對由SRAM組成的FIFO提出改進。

在一般設計實現中，一塊SRAM只用來實現一個FIFO，單塊SRAM的容量通常比作為緩存用的FIFO的容量大得多，那么，大容量的SRAM僅實現一個FIFO會白白浪費掉剩余的存儲空間。尤其是SRAM應用需求多或需要多個容量不一樣的FIFO等設計需求時，多個SRAM剩余的存儲空間浪費更加嚴重，資源利用率也比較低。

發明內容

本發明的發明目的是針對上述背景技術的不足，提供了一種多路讀寫多容量選擇的FIFO控制器，實現了FIFO容量的靈活調整以及SRAM剩余存儲體空間的充分利用，解決了一塊SRAM僅用以實現一個FIFO存在資源利用率低的技術問題。

本發明為實現上述發明目的采用如下技術方案：

一種多路讀寫多容量選擇的FIFO控制器，包括：

FIFO控制電路，根據系統輸入容量選擇信號分配當前FIFO容量，調節當前FIFO讀地址信號和當前FIFO寫地址信號，

用戶SRAM讀寫控制電路，接收FIFO控制電路輸出的當前FIFO容量指示信號，根據SRAM存儲體電路除去當前FIFO容量后的剩余容量為各用戶設備分配類似FIFO操作的讀寫地址，

地址譯碼電路，根據系統設備地址信號輸出表征系統所選當前FIFO及用戶設備的選擇信號，

多路選擇電路，接收FIFO控制電路輸出的當前FIFO讀地址信號和當前FIFO寫地址信號、用戶SRAM讀寫控制電路輸出的各用戶設備類似FIFO操作的讀寫地址、地址譯碼電路輸出的選擇信號，完成系統所選當前FIFO的讀寫操作及系統所選用戶設備的類似FIFO操作，及，

SRAM存儲體電路，具有按照當前FIFO容量劃分的當前FIFO存儲體空間以及各用戶設備類似FIFO操作的數據存儲體空間。

作為多路讀寫多容量選擇的FIFO控制器的進一步優化方案，類似FIFO操作包含但不限于RAM讀寫操作、堆棧操作。

作為多路讀寫多容量選擇的FIFO控制器的進一步優化方案，FIFO控制電路包括：

FIFO容量選擇電路，根據其輸入端接收的系統輸入容量選擇信號以及SRAM存儲體電路中不同存儲體空間的閾值選擇當前FIFO容量，

當前長度信號產生電路，根據當前長度信號的值與當前FIFO容量的數值關系、FIFO寫數據使能信號、FIFO讀數據使能信號，依據防止寫溢出和讀空的原則調節當前長度信號的值，

讀地址信號產生電路，在進行FIFO讀操作的過程中，根據當前FIFO讀地址信號與當前FIFO容量的數值關系調節當前FIFO讀地址信號的值，及，

寫地址信號產生電路，根據當前長度信號和當前FIFO讀地址信號之和與當前FIFO容量的數值關系調節當前FIFO寫地址信號。

再進一步的，多路讀寫多容量選擇的FIFO控制器中的FIFO容量選擇電路通過多路選擇器實現，多路選擇器的輸入端輸入SRAM存儲體電路中不同存儲體空間的閾值，多路選擇器的選擇端接系統輸入容量選擇信號，多路選擇器輸出當前FIFO容量。

再進一步的，多路讀寫多容量選擇的FIFO控制器中的當前長度信號產生電路：在FIFO寫數據使能信號有效且當前長度信號的值在當前FIFO容量范圍內時，對當前長度信號的值加一進行FIFO寫操作，否則，在FIFO讀數據使能信號有效且當前長度信號的值大于零時對當前長度信號的值減一進行FIFO讀操作。

更進一步的，多路讀寫多容量選擇的FIFO控制器中的當前長度信號產生電路包括：兩個二選一數據選擇器及D觸發器，