[發(fā)明專利]基于高帶寬存儲器的神經(jīng)網(wǎng)絡(luò)計算裝置和方法

有效

• 申請?zhí)枺?/td>: 201611221798.8
• 申請日: 2016-12-26
• 公開（公告）號: CN108241484B
• 公開（公告）日: 2021-10-15
• 發(fā)明（設(shè)計）人: 陳天石;李韋;郭崎;陳云霽
• 申請（專利權(quán)）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F7/575
• 分類號: G06F7/575;G06N3/063
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

1.一種基于高帶寬存儲器的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，包括：

至少一個高帶寬存儲器，每個高帶寬存儲器包括堆疊式累加的多個存儲器；

神經(jīng)網(wǎng)絡(luò)處理器，與所述高帶寬存儲器電性連接，所述神經(jīng)網(wǎng)絡(luò)處理器與高帶寬存儲器之間進行數(shù)據(jù)交換，并執(zhí)行神經(jīng)網(wǎng)絡(luò)計算；

所述神經(jīng)網(wǎng)絡(luò)處理器包括：存儲接口、HBM內(nèi)存控制模塊、緩存器、緩沖控制模塊、神經(jīng)處理單元；

所述高帶寬存儲器與緩存器之間通過所述存儲接口和HBM內(nèi)存控制模塊交換數(shù)據(jù)，所述HBM內(nèi)存控制模塊對所述高帶寬存儲器和緩存器進行時鐘同步和位寬匹配；

所述緩存器通過所述緩沖控制模塊與神經(jīng)處理單元交換數(shù)據(jù)，所述神經(jīng)處理單元進行神經(jīng)網(wǎng)絡(luò)計算；

其中，所述存儲接口將所述高帶寬存儲器的數(shù)據(jù)傳輸至所述HBM內(nèi)存控制模塊，以及將所述HBM內(nèi)存控制模塊的數(shù)據(jù)傳輸至所述高帶寬存儲器；

所述HBM內(nèi)存控制模塊同步所述高帶寬存儲器和緩存器的時鐘，將所述存儲接口傳輸?shù)臄?shù)據(jù)帶寬轉(zhuǎn)換為與所述緩存器相匹配的帶寬，并將帶寬匹配的數(shù)據(jù)傳輸至所述緩存器；將所述緩存器的數(shù)據(jù)帶寬轉(zhuǎn)換為與所述高帶寬存儲器相匹配的帶寬，并將所述帶寬匹配的數(shù)據(jù)傳輸至所述存儲接口。

2.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，所述神經(jīng)網(wǎng)絡(luò)處理器還包括：

控制單元，用于向所述HBM內(nèi)存控制模塊、緩存器、緩沖控制模塊和神經(jīng)處理單元發(fā)送控制指令，實現(xiàn)神經(jīng)網(wǎng)絡(luò)處理器的計算功能。

3.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，還包括：封裝基板，用于承載高帶寬存儲器；

所述堆疊式累加的多個存儲器為沿垂直于封裝基板方向堆疊式累加的多個存儲器。

4.如權(quán)利要求3所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，還包括：中介層和邏輯芯片；

所述中介層形成于所述封裝基板上，

所述邏輯芯片和神經(jīng)網(wǎng)絡(luò)處理器形成于所述中介層上，

所述高帶寬存儲器形成于邏輯芯片上。

5.如權(quán)利要求3所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，還包括：邏輯芯片；

所述神經(jīng)網(wǎng)絡(luò)處理器形成于封裝基板上，

所述邏輯芯片形成于神經(jīng)網(wǎng)絡(luò)處理器上，

所述高帶寬存儲器形成于邏輯芯片上。

6.如權(quán)利要求4所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，所述多個存儲器通過微凸焊工藝堆棧式累加，所述高帶寬存儲器最底層的存儲器通過微凸焊工藝形成于邏輯芯片上，所述邏輯芯片和神經(jīng)網(wǎng)絡(luò)處理器通過微凸焊工藝形成于中介層上。

7.如權(quán)利要求6所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，所述存儲器、邏輯芯片和中介層具有利用硅穿孔工藝開設(shè)的通孔，存儲器通過通孔布置的導(dǎo)線經(jīng)邏輯芯片與神經(jīng)網(wǎng)絡(luò)處理器電性連接。

8.如權(quán)利要求5所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，

所述多個存儲器通過微凸焊工藝堆棧式累加，所述高帶寬存儲器最底層的存儲器通過微凸焊工藝形成于邏輯芯片上，所述邏輯芯片通過微凸焊工藝形成于神經(jīng)網(wǎng)絡(luò)處理器上，所述神經(jīng)網(wǎng)絡(luò)處理器通過微凸焊工藝形成于封裝基板上。

9.如權(quán)利要求8所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，

所述存儲器和邏輯芯片具有利用硅穿孔工藝開設(shè)的通孔，存儲器通過通孔布置的導(dǎo)線經(jīng)邏輯芯片與神經(jīng)網(wǎng)絡(luò)處理器電性連接。

10.如權(quán)利要求1至9任一項所述的神經(jīng)網(wǎng)絡(luò)計算裝置，其特征在于，所述堆疊式累加的多個存儲器為堆疊式累加的多個DRAM芯片。

11.一種電子裝置，其特征在于，包括權(quán)利要求1至10任一項所述的基于高帶寬存儲器的神經(jīng)網(wǎng)絡(luò)計算裝置。