[發(fā)明專利]抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元在審
| 申請?zhí)枺?/td> | 201611218768.1 | 申請日: | 2016-12-26 |
| 公開(公告)號: | CN106847325A | 公開(公告)日: | 2017-06-13 |
| 發(fā)明(設(shè)計(jì))人: | 郭靖;朱磊;董亮;劉文怡;熊繼軍 | 申請(專利權(quán))人: | 中北大學(xué);齊齊哈爾大學(xué) |
| 主分類號: | G11C7/24 | 分類號: | G11C7/24;H03K19/003 |
| 代理公司: | 哈爾濱市松花江專利商標(biāo)事務(wù)所23109 | 代理人: | 岳泉清 |
| 地址: | 030051 山西省*** | 國省代碼: | 山西;14 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 粒子 翻轉(zhuǎn) 存儲(chǔ) 單元 | ||
1.抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元,其特征在于,它包括2個(gè)PMOS晶體管和8個(gè)NMOS晶體管,所述的2個(gè)PMOS晶體管分別為晶體管P1和P2,8個(gè)NMOS晶體管分別為晶體管N1至N8;
晶體管P2的源極、晶體管P1的源極、晶體管N5的漏極和晶體管N6的漏極均接供電電源,
晶體管P2的漏極與晶體管P1的柵極、晶體管N6的柵極、晶體管N2的漏極同時(shí)連接,晶體管P2的漏極與晶體管P1的柵極的交點(diǎn)為節(jié)點(diǎn)C,
晶體管P2的柵極與晶體管P1的漏極、晶體管N4的漏極和晶體管N5的柵極同時(shí)連接,晶體管P1的漏極與晶體管N5的柵極的交點(diǎn)為節(jié)點(diǎn)D,
晶體管N6的源極與晶體管N8源極、晶體管N4的柵極、晶體管N3的漏極和晶體管N1的柵極同時(shí)連接,晶體管N4的柵極與晶體管N3的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)A,
晶體管N4的源極與晶體管N3的源極、晶體管N1的源極和晶體管N2的源極同時(shí)接地,
晶體管N5的源極與晶體管N7源極、晶體管N3的柵極、晶體管N1的漏極和晶體管N2的柵極同時(shí)連接,晶體管N2的柵極與晶體管N1的漏極的交點(diǎn)為存儲(chǔ)單元輸出節(jié)點(diǎn)B,
晶體管N7的柵極和晶體管N8的柵極均通過字線WL來接收控制開關(guān)操作的信號,
晶體管N7的漏極與位線BLN連接,晶體管N8的漏極與位線BL連接。
2.根據(jù)權(quán)利要求1所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元,其特征在于,當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí),所述存儲(chǔ)單元處于存操作狀態(tài)的具體過程為:當(dāng)字線WL為低電平“0”的時(shí)候,晶體管N4、N6、N1和P2處于開態(tài),剩下的晶體管都處于關(guān)態(tài),該種情況下,完成存儲(chǔ)單元的存操作。
3.根據(jù)權(quán)利要求1所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元,其特征在于,當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí),所述存儲(chǔ)單元進(jìn)行讀操作的具體過程為:
首先,位線BL和BLN被預(yù)充電到VDD,當(dāng)字線WL為高電平“1”的時(shí)候,節(jié)點(diǎn)A保持高電平“1”狀態(tài),節(jié)點(diǎn)B保持低電平“0”狀態(tài),位線BLN通過晶體管N1和N7進(jìn)行放電;
然后,外圍電路中的放大器將根據(jù)兩條位線BL和BLN之間的電壓差,將存儲(chǔ)單元的狀態(tài)輸出,從而完成存儲(chǔ)單元的讀操作。
4.根據(jù)權(quán)利要求1所述的抗單粒子翻轉(zhuǎn)的存儲(chǔ)單元,其特征在于,當(dāng)節(jié)點(diǎn)A的電平為“1”、節(jié)點(diǎn)B的電平為“0”、節(jié)點(diǎn)C的電平為“1”、節(jié)點(diǎn)D的電平為“0”時(shí),所述存儲(chǔ)單元進(jìn)行寫操作的具體過程為:
將位線BL下拉到低電平“0”,同時(shí)將位線BLN上拉到高電平“1”,當(dāng)字線WL為高電平“1”時(shí),晶體管N7和N8處于導(dǎo)通的狀態(tài),節(jié)點(diǎn)A被下拉到低電平“0”,節(jié)點(diǎn)B被上拉到高電平“1”,此時(shí),晶體管P1、N2、N3和N5處于導(dǎo)通態(tài),晶體管N4、N6、N1和P2,處于關(guān)閉狀態(tài),當(dāng)字線WL回到低電平“0”時(shí),所有節(jié)點(diǎn)均處于穩(wěn)定狀態(tài),從而完成存儲(chǔ)單元的寫操作。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中北大學(xué);齊齊哈爾大學(xué),未經(jīng)中北大學(xué);齊齊哈爾大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611218768.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 動(dòng)態(tài)存儲(chǔ)管理裝置及方法
- 一種存儲(chǔ)方法、服務(wù)器及存儲(chǔ)控制器
- 一種基于存儲(chǔ)系統(tǒng)的控制方法及裝置
- 一種信息的存儲(chǔ)控制方法
- 一種數(shù)據(jù)存儲(chǔ)方法及裝置
- 數(shù)據(jù)存儲(chǔ)方法、裝置、計(jì)算機(jī)設(shè)備以及存儲(chǔ)介質(zhì)
- 一種數(shù)據(jù)存儲(chǔ)控制方法及裝置
- 存儲(chǔ)設(shè)備、存儲(chǔ)系統(tǒng)及存儲(chǔ)方法
- 物料存儲(chǔ)方法及系統(tǒng)
- 基于雙芯智能電表的數(shù)據(jù)分類存儲(chǔ)方法和裝置





