[發明專利]靜電放電保護電路及靜電放電保護的深次微米半導體元件

在審

• 申請號: 201611199129.5
• 申請日: 2016-12-22
• 公開（公告）號: CN108231758A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 林欣逸;謝協縉
• 申請（專利權）人: 臺灣類比科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;鮑俊萍

1.一種靜電放電保護的深次微米半導體元件，其特征在于，包括

一柵極結構，形成在一半導體基板上；

二柵極絕緣層側壁，分別形成在該柵極結構的二相對外側；

二淡摻雜區，分別形成在該半導體基板中，并分別位于對應的柵極絕緣層側壁下；

二濃摻雜區，分別形成在該半導體基板中，并分別位于對應淡摻雜區的外側處；其中一漏極所對應的該濃摻雜區與其相鄰的淡摻雜區之間的交界處，與最近的柵極絕緣層側壁保持一間隔；

一第一金屬硅化物層，部分形成于該漏極所對應的該濃摻雜區上，供一第一接觸層形成于其上；

一第二金屬硅化物層，形成于一源極所對應的該濃摻雜區上，供一第二接觸層形成于其上；以及

一第一靜電放電防護摻雜區，形成于該漏極所對應的該淡摻雜區之下，且所摻雜的雜質極性與該淡摻雜區的雜質極性相異。

2.根據權利要求1所述的靜電放電保護的深次微米半導體元件，其特征在于，該漏極所對應的該濃摻雜區及底面由一同雜質極性摻雜區所包覆。

3.根據權利要求2所述的靜電放電保護的深次微米半導體元件，其特征在于，

該源極對應的該濃摻雜區與其相鄰的淡摻雜區之間的交界處，與最近的柵極絕緣層側壁保持一間隔，該源極對應的淡摻雜區下方形成有一第二靜電放電防護摻雜區，且所摻雜的雜質極性與該淡摻雜區的雜質極性相異；以及

該第二金屬硅化層部分形成于該源極所對應的該濃摻雜區上。

4.根據權利要求3所述的靜電放電保護的深次微米半導體元件，其特征在于，該源極所對應的該濃摻雜區及底面由一同雜質極性摻雜區所包覆。

5.根據權利要求4所述的靜電放電保護的深次微米半導體元件，其特征在于，

該半導體基板包含有一P型半導體基板及一P型阱；

各該淡摻雜區形成于P型阱中，為一n-淡摻雜區；

各該濃摻雜區形成于P型阱中，為一N+濃摻雜區；

該第一及第二靜電放電防護摻雜區形成于P型阱中，均為一P型靜電放電防護摻雜區；以及

各該同雜質極性摻雜區形成于P型阱中，均為一N型摻雜區。

6.根據權利要求4所述的靜電放電保護的深次微米半導體元件，其特征在于，

該半導體基板包含有一P型半導體基板及一N型阱；

各該淡摻雜區形成于N型阱中，為一p-淡摻雜區；

各該濃摻雜區形成于N型阱中，為一P+濃摻雜區；

該第一及第二靜電放電防護摻雜區形成于N型阱中，均為一N型靜電放電防護摻雜區；以及

各該同雜質極性摻雜區形成于N型阱中，均為一P型摻雜區。

7.一種靜電放電保護電路，包括相互串接的多數并聯第一深次微米半導體元件及多數并聯第二深次微米半導體元件，其一串接節點用以連接至一集成電路的一輸入/輸出墊；其中

各該第一深次微米半導體元件為權利要求1至5中任一項所述的電放電保護的深次微米半導體元件；其中兩相鄰的第一深次微米半導體元件共享同一個對應漏極的濃摻雜區，使多數并聯第一深次微米半導體元件構成一多指型半導體結構；以及

各該第二深次微米半導體元件為權利要求1至4、6中任一項所述的電放電保護的深次微米半導體元件；兩相鄰的第二深次微米半導體元件共享同一個對應漏極的濃摻雜區，使多數并聯第二深次微米半導體元件構成一多指型半導體結構。

8.根據權利要求7所述的靜電放電保護電路，其特征在于，

該多數并聯的第一深次微米半導體元件的各柵極及各源極共同連接至該集成電路的系統電源的低電位端；以及

該多數并聯的第二深次微米半導體元件的各柵極及各源極共同連接至該集成電路的系統電源的高電位端。