[發明專利]一種數據采集模塊及數據采集系統

在審

• 申請號: 201611191143.0
• 申請日: 2016-12-20
• 公開（公告）號: CN106815157A
• 公開（公告）日: 2017-06-09
• 發明（設計）人: 李煥;宋錢騫;紀德波;甄學禮;黃秋柏
• 申請（專利權）人: 北京旋極信息技術股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/42
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 王康,栗若木

1.一種數據采集模塊，其特征在于，包括：

微處理器單元，用于根據使用需求實現接口控制；

現場可編程門陣列FPGA單元，與所述微處理器單元通過總線相聯，用于提供接口接收數據，并對數據進行壓縮和篩選后，通過總線接口上傳至所述微處理器單元。

2.根據權利要求1所述的數據采集模塊，其特征在于，

所述微處理器單元根據使用需求實現接口控制，包括：根據使用需求對接口類型進行控制、關掉不用的接口、設置共用接口類型的一種或者兩種以上的組合。

3.根據權利要求1所述的數據采集模塊，其特征在于，

所述微處理器單元根據使用需求實現接口控制，包括對以下一種或者兩種以上接口的控制：

I2C接口、SPI接口、以太網、USB接口、CAN接口、PCIe接口、UART接口、SD接口、RapidIO接口。

4.根據權利要求1所述的數據采集模塊，其特征在于，

所述微處理器單元外掛內存條DDR3L、非易失閃存NOR Flash、電可擦只讀存儲器EEPROM。

5.根據權利要求1所述的數據采集模塊，其特征在于，

所述FPGA單元外掛以太網接口PHY芯片、內存條DDR3L、光纖網卡FC卡，提供總線接口PCIe、1553B接口、通用高速串行Aurora接口、通用高速串行Rapid IO接口、RS422接口以及光纖接口。

6.根據權利要求1所述的數據采集模塊，其特征在于，

所述FPGA單元包括以下子模塊中的一種或者兩種以上的任意組合：

IP核生成模塊，用于生成FPGA代碼，所述FPGA代碼實現按照用戶需求預設的1553B協議的功能；

發送接口控制模塊，用于實現基于總線協議的數據包發送；

接收接口控制模塊，用于實現基于總線協議的數據包接收；

完成包生成模塊，用于實現寄存器讀操作時的完成包構建；

直接存儲器存儲方式DMA上行接口模塊，用于將數據寫入上位機的DMA內存區域，并實現與用戶模塊的接口；

DMA下行接口模塊，用于讀取上位機DMA內存區域的數據到FPGA；

通用高速串行接口Rapid IO子模塊，用于實現FPGA與外部單元之間的高速通信。

7.根據權利要求1所述的數據采集模塊，其特征在于，所述數據采集模塊還包括殼體，所述殼體內設置有凸臺或者凹槽，所述FPGA單元以及微處理器單元與所述凸臺貼合設置；或者所述FPGA單元以及微處理器單元與所述凹槽貼合設置。

8.一種數據采集系統，其特征在于，包括：

數據采集模塊、全脈沖采集板、第一中頻數據采集板、第二中頻數據采集板、客戶計算機板；

所述數據采集模塊，包括：微處理器單元，用于根據使用需求實現接口控制；現場可編程門陣列FPGA單元，與所述微處理器單元通過總線相聯，用于提供接口接收數據，并對數據進行壓縮和篩選后，通過總線接口上傳至所述微處理器單元；

所述全脈沖采集板，用于實現客戶端全脈沖數據采集，并與數據采集模塊連接；

所述第一中頻數據采集板、第二中頻數據采集板，用于實現客戶端中頻數據采集，分別連接數據采集模塊的FPGA單元；

所述客戶計算機板，用于實現數據采集系統的控制，通過兩路通道與數據采集模塊連接。

9.根據權利要求8所述的數據采集系統，其特征在于，

所述FPGA單元包括以下子模塊中的一種或者兩種以上的任意組合：

IP核生成模塊，用于生成FPGA代碼，所述FPGA代碼實現按照用戶需求預設的1553B協議的功能；

發送接口控制模塊，用于實現基于總線協議的數據包發送；

接收接口控制模塊，用于實現基于總線協議的數據包接收；

完成包生成模塊，用于實現寄存器讀操作時的完成包構建；

直接存儲器存儲方式DMA上行接口模塊，用于將數據寫入上位機的DMA內存區域，并實現與用戶模塊的接口；

DMA下行接口模塊，用于讀取上位機DMA內存區域的數據到FPGA；

通用高速串行接口Rapid IO子模塊，用于實現FPGA與外部單元之間的高速通信。

10.根據權利要求8所述的數據采集系統，其特征在于，所述數據采集模塊還包括殼體，所述殼體內設置有凸臺或者凹槽，所述FPGA單元以及微處理器單元與所述凸臺貼合設置；或者所述FPGA單元以及微處理器單元與所述凹槽貼合設置。