[發明專利]高密度表貼式半導體集成電路的集成方法

在審

• 申請號: 201611188497.X
• 申請日: 2016-12-21
• 公開（公告）號: CN108231722A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 胡銳;楊成剛;黃華;蘇貴東;唐拓;劉學林;路蘭艷;楊曉琴
• 申請（專利權）人: 貴州振華風光半導體有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/60;H01L21/48
• 代理公司: 貴陽中工知識產權代理事務所 52106
• 代理人: 劉安寧

高密度表貼式半導體集成電路的集成方法，該方法是在預先燒結成型的陶瓷管帽外表面用涂覆金屬漿料燒結、化學電鍍或真空鍍膜的方式形成金屬層；用低溫共燒陶瓷工藝及厚膜印刷與燒結工藝制作管基底座及管基管帽，在其上分別形成半導體集成電路芯片鍵合區、表面金屬層，在下陶瓷基片的背面制作對外電氣引腳等結構；再進行半導體集成電路芯片的倒裝鍵合，接著將兩基片，用表貼式集成法芯片面對芯片面地裝接在一起，對外電氣引腳從下層陶瓷基片的背面引出。本發明解決了原有的半導體集成電路在裝備系統的小型化、集成化和輕便化等應用領域受限的難題，廣泛應用于多種工業領域，特別適用于裝備系統小型化、高頻、高可靠的領域，具有廣闊的市場前景和應用空間。

技術領域

本發明涉及半導體集成電路，更進一步來說，涉及高密度表貼式半導體集成電路的集成方法。

背景技術

原有半導體集成電路的集成技術中，將半導體集成電路芯片封裝在金屬管基和金屬管帽內，或封裝在陶瓷管基和陶瓷管帽內，先將半導體集成電路芯片裝貼在管基上，再采用鍵合絲（金絲或硅鋁絲）進行芯片與管腳的引線鍵合，完成整個電器連接，最后將管基和管帽進行密封而成。現有技術存在的主要問題是：集成電路封裝內部僅能進行單層封裝，不能充分利用封裝空間進行更多集成電路芯片的封裝；不利于裝備系統的小型化、集成化和輕便化。

中國專利數據庫中涉及半導體集成電路的申請件有上千件，從2015年以來的就有57件，說明該領域技術進步非常快。例如： 2015209928947號《一種抗干擾半導體集成電路》、2015209932124號《一種抗干擾抗腐蝕半導體集成電路》、 201510399162.1 號《一種高密度集成電路封裝結構》、2015201161706號《集成電路的虛擬圖案以及半導體集成電路》等。然而迄今為止，尚無高密度表貼式半導體集成電路集成方法的申請件。

發明內容

本發明旨在提供高密度表貼式半導體集成電路的集成方法，通過半導體集成電路的高密度集成，促進裝備系統的小型化、集成化和輕便化。

發明人提供的高密度表貼式半導體集成電路的集成方法是：在預先燒結成型的陶瓷管帽的外表面，采用涂覆金屬漿料燒結、化學電鍍或真空鍍膜的方式形成所需金屬層；采用低溫共燒陶瓷工藝（LTCC工藝）及厚膜印刷與燒結工藝制作管基底座及管基管帽，在管基底座及管基管帽上分別形成半導體集成電路芯片鍵合區、表面金屬層，在下層陶瓷基片的背面制作對外電氣引腳等結構；再進行半導體集成電路芯片的倒裝鍵合，接著將兩片組裝有半導體集成電路芯片的基片，用表貼式集成法芯片面對芯片面地裝接在一起，對外電氣引腳從下層陶瓷基片的背面引出，從而實現半導體集成電路的高密度集成。

上述對外電氣連接端與陶瓷基片之間有金屬焊盤。

本發明方法具有以下優點：①可以實現多個半導體集成電路芯片雙層集成，實現高密度集成；②可集成更多的電路功能，實現系統集成；③實現表貼式安裝，縮小裝備體積，提升裝備的高頻性能；④提高裝備系統的可靠性；⑤可擴展到其他電路模塊的高密度集成。

本發明方法解決了原有的半導體集成電路在裝備系統的小型化、集成化和輕便化等應用領域受限的難題，使用本發明的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域，具有廣闊的市場前景和應用空間。

附圖說明

圖1為原有表貼式半導體集成電路結構示意圖，圖2為高密度表貼式半導體集成電路組裝結構示意圖，圖3為高密度表貼式半導體集成電路結構示意圖。