[發明專利]一種高電源抑制比的電壓調節器電路

在審

• 申請號: 201611186343.7
• 申請日: 2016-12-20
• 公開（公告）號: CN106774599A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 彭瑱;馬哲
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G05F1/575
• 分類號: G05F1/575
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路技術領域，涉及一種電壓調節器電路，尤其是高電源抑制比的電壓調節器電路。

背景技術

在電源管理領域，電壓調節器(LDO)被廣泛領域。電壓調節器是模擬電路中用于穩定電壓的電路，對于智能卡類電源穩壓器而言，其目的是為大量的存儲單元(例如CPU，SRAM，FLASH)提供穩定的電源，保證在合理的工作電壓范圍內。在智能卡芯片中，外部VCC電源可以工作在A類(4.5V～5.5V)，B類(2.7V～3.3V)和C類(1.62V～1.98V)三種工作電壓下，因此需要內部集成電壓調節器，將外部的VCC電壓，轉變為較低的內部電壓(1V～1.5V)，給內部電路使用。本發明提出一種高電源抑制比的電壓調節器電路，可以在很寬的頻率范圍內(到MHz級別)，提供足夠高的電源抑制比。

發明內容

本發明提出了一種高電源抑制比的電壓調節器電路。通常的電壓調節器電路采用PMOS作為輸出級功率管，而補償方式通常為米勒補償的方式。因為米勒補償的存在，導致高頻的時候，輸出功率管的柵極和漏極短接，輸出級功率管為二極管導通形式，從而高頻的電源抑制比值很差。為了提高高頻的電源抑制比，在本發明中，輸出級功率管采用NMOS管，而補償方式采用在NMOS的柵極加補償電容的形式。在低頻的情況下，電源抑制比由環路的增益決定，而在高頻的情況下，電源抑制比主要由功率管柵極的補償電容和功率管的柵極和漏極間的電容Cgd的比值決定。通過選擇合適的補償電容的值，可以提高高頻的電源抑制比值。

本發明電路包括核心(CORE)和電源選擇電路。在CORE電路中，包括運放，輸出級功率管NM1，環路補償電容C1，輸出濾波電容C2和反饋電阻RF1，RF2.在本發明中，為了提供高頻的電源抑制比，功率管NM1選擇NMOS的形式。NM1可以是各種類型的高壓NMOS器件，包括標準的高壓器件，在獨立高壓N阱中的高壓NMOS器件，低閾值高壓NMOS，甚至本征高壓NMOS。

對于智能卡芯片而言，當工作在C類時，芯片電源VCC的電壓范圍為1.62V～1.98V，如果運放的輸入電源為芯片的外加電源VCC，運放中的電路會存在電壓裕度不夠的問題，導致環路增益下降，降低電源抑制比。在本發明中，運放電路的電源由電源選擇電路來提供，在電源選擇電路中，利用電荷泵電路，可以輸出2倍VCC的電壓作為運放的電源電壓，從而保證在C類電源條件下，運放電路有足夠的電壓裕度。為了防止在A，B類條件下，運放電源電壓過高，導致運放電路的器件過壓的問題，本發明中包括電源檢測電路，檢測到芯片電源VCC在A，B類工作時，電源檢測電路的輸出信號為低電平，電荷泵電路關閉，輸出電壓為芯片電源電壓VCC，當芯片電源VCC在C類工作時，電源檢測電路輸出為高電平，電荷泵電路使能，輸出電壓為2倍VCC。從而保證在整個芯片電源的工作范圍內，運放中的電路有足夠的電壓裕度，也不會有過壓的問題。

附圖說明

圖1電壓調節器電路的結構圖

圖2電源選擇電路的結構圖

具體實施方式

為使本發明實現的技術手段、創作特征、達成目的與功效易于理解，下面結合具體實施方式，進一步闡述本發明。

下面結合附圖具體介紹本發明工作原理