[發明專利]一種延遲單元及包含該延遲單元的環形壓控振蕩器

有效

• 申請號: 201611176602.8
• 申請日: 2016-12-19
• 公開（公告）號: CN106603039B
• 公開（公告）日: 2021-01-01
• 發明（設計）人: 姜黎;李天望;周述;康希;鄧春惠
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: H03K3/013
• 分類號: H03K3/013;H03K3/03
• 代理公司: 長沙正奇專利事務所有限責任公司 43113
• 代理人: 盧宏;李美麗

1.一種延遲單元，其特征在于，包括至少兩個調整單元，各調整單元均包括相應的調整管(MT1，MT2，MTm)、第一MOS開關(S1，S2，Sm)和第二MOS開關(S1'，S2'，Sm')，所述調整管(MT1，MT2，MTm)為P型晶體管；對于每一調整單元，電源正極依次通過第二MOS開關(S1'，S2'，Sm')、第一MOS開關(S1，S2，Sm)與調整管(MT1，MT2，MTm)的柵極相連，調節電壓輸入端接入第一MOS開關(S1，S2，Sm)與第二MOS開關(S1'，S2'，Sm')之間；

還包括第一開關電容(Cv1)、第二開關電容(Cv2)、由第一N型晶體管(MN1)、第二N型晶體管(MN2)、第一P型晶體管(MP1)和第二P型晶體管(MP2)連成的推挽輸入對管，由第三N型晶體管(MN3)、第四N型晶體管(MN4)、第三P型晶體管(MP3)和第四P型晶體管(MP4)連成的鎖存器；

第一P型晶體管(MP1)的源極和第三P型晶體管(MP3)的源極相連，第一P型晶體管(MP1)的漏極和第三P型晶體管(MP3)的漏極相連；第四P型晶體管(MP4)的源極和第二P型晶體管(MP2)的源極相連，第四P型晶體管(MP4)的漏極和第二P型晶體管(MP2)的漏極相連；第一N型晶體管(MN1)的源極和第三N型晶體管(MN3)的源極相連，第一N型晶體管(MN1)的漏極和第三N型晶體管(MN3)的漏極相連；第四N型晶體管(MN4)的源極和第二N型晶體管(MN2)的源極相連，第四N型晶體管(MN4)的漏極和第二N型晶體管(MN2)的漏極相連；

第一開關電容(Cv1)的正極、各調整管(MT1，MT2，MTm)的源極均接入第一P型晶體管(MP1)的漏極和第一N型晶體管(MN1)的漏極之間；第二開關電容(Cv2)的正極、各調整管(MT1，MT2，MTm)的漏極均接入第二P型晶體管(MP2)的漏極和第二N型晶體管(MN2)的漏極之間；第一開關電容(Cv1)的負極、第二開關電容(Cv2)的負極均接地；

延遲單元的第一輸入端接入第一P型晶體管(MP1)的柵極和第一N型晶體管(MN1)的柵極之間；延遲單元的第二輸入端接入第二P型晶體管(MP2)的柵極和第二N型晶體管(MN2)的柵極之間；延遲單元的第一輸出端與第二開關電容(Cv2)的正極相接；延遲單元的第二輸出端與第一開關電容(Cv1)的正極相接。

2.如權利要求1所述的延遲單元，其特征在于，所述第一MOS開關(S1，S2，Sm)為傳輸門，傳輸門的一端與相應調整管(MT1，MT2，MTm)的柵極相連，傳輸門的另一端與調節電壓輸入端相連。

3.如權利要求1或2所述的延遲單元，其特征在于，所述第二MOS開關(S1'，S2'，Sm')為NMOS開關，NMOS開關的漏極與電源正極相連，NMOS開關的柵極與調節電壓輸入端相連，NMOS開關的源極與第一MOS開關(S1，S2，Sm)的一端相連。

4.一種環形壓控振蕩器，其特征在于，包括至少兩個如權利要求1至3任一項所述的延遲單元，各延遲單元之間連成首尾相接的環形結構。