[發明專利]水平柵極環繞納米線晶體管的底部隔離

有效

• 申請號: 201611166370.8
• 申請日: 2016-12-16
• 公開（公告）號: CN107039503B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: B·J·帕沃拉克
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/66;H01L29/78
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種制造半導體裝置的方法，包含：

提供具有用于GAA MOSFET的源極區、漏極區和通道區的基板，該基板摻雜p型及n型摻雜物中的一個；

設置蝕刻止擋-電阱層于該基板上方，該蝕刻止擋-電阱層摻雜該p型及該n型摻雜物中的另一個；

設置犧牲層于該蝕刻止擋-電阱層上方，該犧牲層摻雜與該基板相同類型的摻雜物；

設置通道層于該犧牲層上方；

從在該通道區中的該蝕刻止擋-電阱層、該犧牲層及該通道層圖案化一鰭片；以及

只選擇性蝕刻去掉該鰭片的該犧牲層以從該鰭片的該通道層形成納米線，同時該鰭片的該蝕刻止擋-電阱層用來作為蝕刻止擋阻障物以防止在該基板中蝕刻出溝槽。

2.根據權利要求1所述的方法，包含：在該蝕刻止擋-電阱層與該基板的共同邊界處形成p-n接面及n-p接面中的一個。

3.根據權利要求1所述的方法，包含：在該源極區中的該犧牲層與該蝕刻止擋-電阱層的共同邊界處形成p-n接面及n-p接面中的一個。

4.根據權利要求1所述的方法，包含：在該漏極區的該犧牲層與該蝕刻止擋-電阱層的共同邊界處形成p-n接面及n-p接面中的一個。

5.根據權利要求1所述的方法，包含：在該源極區及該漏極區中的該犧牲層、該蝕刻止擋-電阱層及該基板的兩個共同邊界處形成p-n-p接面及n-p-n接面中的一個。

6.根據權利要求1所述的方法，包含：

該蝕刻止擋-電阱層由與該基板及該犧牲層不同的材料構成；以及

該通道層由與該犧牲層不同的材料構成。

7.根據權利要求6所述的方法，其中，該蝕刻止擋-電阱層與該通道層由相同的材料構成。

8.根據權利要求6所述的方法，其中，該犧牲層與該基板由相同的材料構成。

9.根據權利要求1所述的方法，包含：從該通道層、該犧牲層及該蝕刻止擋-電阱層圖案化鰭片形源極區及漏極區。

10.根據權利要求1所述的方法，包含：從該通道層、該犧牲層及該蝕刻止擋-電阱層圖案化平面源極區及漏極區。

11.根據權利要求1所述的方法，其中，在該通道區中圖案化鰭片的步驟包含：在該通道區中圖案化多個鰭片。

12.根據權利要求1所述的方法，包含：

設置多個交替犧牲層及通道層于該蝕刻止擋-電阱層上方；

從在該通道區中的該蝕刻止擋-電阱層、所述犧牲層及所述通道層圖案化鰭片；以及

只選擇性蝕刻去掉該鰭片的所述犧牲層以從該鰭片的所述通道層形成多條納米線。

13.根據權利要求1所述的方法，包含：

設置柵極電介質涂層于在該通道區中的該納米線及該蝕刻止擋-電阱層上方；以及

設置柵極金屬于該電介質涂層上方以形成該GAA MOSFET的柵極電極。

14.一種GAA MOSFET，包含：

基板，摻雜n型及p型摻雜物中的一個；

蝕刻止擋-電阱層，設置于該基板上方，該蝕刻止擋-電阱層摻雜該n型及該p型摻雜物中的另一個且由與該基板不同的材料構成；

源極區、漏極區及通道區，設置于該蝕刻止擋-電阱層上方，該通道區有連接于該源極區、該漏極區之間的納米線通道；

柵極電介質涂層，設置于在該通道區中的該納米線通道及該蝕刻止擋-電阱層上方；

柵極金屬，其設置于在該通道區中的該柵極電介質涂層上方以形成該GAA MOSFET的柵極電極；以及

其中，該蝕刻止擋-電阱層沒有任何溝槽在該納米線通道下面。