[發明專利]一種柵極驅動電路及其驅動方法、顯示裝置

有效

• 申請號: 201611161043.3
• 申請日: 2016-12-15
• 公開（公告）號: CN106782366B
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 李亞鋒
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/3266
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建

1.一種柵極驅動電路，該柵極驅動電路具有多級結構，其特征在于，第n級電路中包括：

Q_n節點預充電單元，其在第一輸入信號Q_n-1、第二輸入信號Q_n+1的作用下控制高電壓信號VGH與Q_n節點之間的信號傳輸，由此對Q_n節點進行預充電；

Q_n節點上拉單元，其電連接在Q_n節點與輸出端G_n之間，用于維持Q_n節點的高電平狀態；

Q_n節點下拉單元，其電連接在低電壓信號VGL與Q_n節點之間，用于在P_n節點電壓信號的作用下控制低電壓信號VGL與Q_n節點之間的信號傳輸，由此維持Q_n節點的低電平狀態；

P_n節點上拉單元，其電連接在高電壓信號VGH與P_n節點之間，用于在第一時鐘信號的作用下控制高電壓信號VGH與P_n節點之間的信號傳輸，由此維持P_n節點的高電平狀態；

P_n節點下拉單元，其電連接在低電壓信號VGL與P_n節點之間，用于在Q_n節點電壓信號的作用下控制低電壓信號VGL與P_n節點之間的信號傳輸，由此維持P_n節點的低電平狀態；

G_n輸出單元，其電連接在第二時鐘信號與輸出端G_n之間，用于在Q_n節點電壓信號的作用下控制第二時鐘信號與輸出端G_n之間的信號傳輸，由此輸出G_n高電平信號；

輸出端Gn下拉單元，其電連接在低電壓信號VGL與輸出端G_n之間，用于在P_n節點電壓信號的作用下控制低電壓信號VGL與輸出端G_n之間的信號傳輸，由此維持輸出端G_n的低電平狀態；

第一復位單元，其連接低電壓信號VGL、Qn節點、Pn節點、輸出端Gn和第一復位信號Reset1，用于當第一復位信號Reset1跳變為高電平時，第一復位單元將Qn節點和Pn節點均拉低至低電平，同時將輸出端Gn拉至高電平；

第二復位單元，其連接低電壓信號VGL、輸出端Gn和第二復位信號Reset2，用于當第二復位信號Reset2跳變為高電平時，將輸出端Gn拉至低電平。

2.如權利要求1所述的柵極驅動電路，其特征在于，所述Q_n節點預充電單元包括第一晶體管、第二晶體管、第三晶體管及第四晶體管；第一晶體管的源極與高電壓信號VGH連接，第一晶體管的柵極與第二輸入信號Q_n+1連接，第一晶體管的漏極與第二晶體管的源極連接；第二晶體管的柵極連接第一輸入信號Q_n-1，第二晶體管的漏極連接第三晶體管的源極連接，并同時與Q_n節點連接；第三晶體管的柵極與第一輸入信號Q_n-1連接，第三晶體管的漏極與第四晶體管的源極連接；第四晶體管的柵極與第二輸入信號Q_n+1連接，第四晶體管的漏極與高電壓信號VGH連接。

3.如權利要求2所述的柵極驅動電路，其特征在于，所述Q_n節點下拉單元包括第五晶體管，第五晶體管的源極連接Q_n節點，第五晶體管的柵極連接P_n節點，第五晶體管的漏極連接低電壓信號VGL。

4.如權利要求3所述的柵極驅動電路，其特征在于，所述P_n節點上拉單元包括第六晶體管和第二電容，所述第六晶體管的源極連接高電壓信號VGH，第六晶體管的柵極連接第一時鐘信號，第六晶體管的漏極連接P_n節點；第二電容兩端分別連接P_n節點與低電壓信號VGL。