[發明專利]一種近閾值區穩定工作的全對稱在線監測單元與控制電路

在審

• 申請號: 201611159659.7
• 申請日: 2016-12-15
• 公開（公告）號: CN106603042A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 單偉偉;戴文韜;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H03K5/00
• 分類號: H03K5/00;G06F11/30;G06F15/78
• 代理公司: 江蘇永衡昭輝律師事務所32250
• 代理人: 王斌

1.一種近閾值區穩定工作的全對稱在線監測單元，由一個鎖存器、一個數據跳變監測器構成，所述的在線監測單元的輸入信號為系統工作時鐘信號（CK）和數據輸入信號（D）；輸出信號為數據輸出信號（QF）和預警信號（Pre_error），數據輸入信號（D）連接到鎖存器的數據輸入端和數據跳變監測器的數據輸入端1，時鐘信號（CK）連接到鎖存器和數據跳變監測器的時鐘輸入端，將鎖存器內部的數據輸入信號（D）的非信號（DN）引出連接到數據跳變監測器的數據輸入端2，鎖存器的輸出為數據輸出信號（QF），數據跳變監測器的輸出為預警信號（Pre_error）；

其特征在于：所述數據跳變監測器由4個NMOS管、3個PMOS管和3個反相器構成，其輸入為數據輸入信號（D）、數據輸入信號（D）的非信號（DN）、系統工作時鐘信號（CK），輸出信號為預警信號（Pre_error）；其中，時鐘信號（CK）與PMOS管M1的柵極連接，PMOS管M1的源極與電源VDD相連，PMOS管M1的漏極（VVDD）與PMOS管M2的源極（VVDD）、PMOS管M6的源極（VVDD），NMOS管M3的漏極（VVDD）、NMOS管M5的漏極（VVDD）相連，同時PMOS管M1的漏極（VVDD）還連接到反相器INV3的輸入端；數據輸入信號（D）與PMOS管M2的柵極和NMOS管M4的柵極相連；PMOS管M2的漏極（V1）與NMOS管M3的源極（V1）以及NMOS管M4的漏極（V1）相連，同時PMOS管M2的漏極（V1）還連接到反相器INV1的輸入端；PMOS管M6的漏極（V3）與NMOS管M5的源極（V3）以及NMOS管M7的漏極（V3）相連，同時PMOS管M6的漏極（V3）還與反相器INV2的輸入端相連； NMOS管M4的源極和NMOS管M7的源極與地VSS相連；數據輸入信號（D）的非信號（DN）與PMOS管M6的柵極和NMOS管M7的柵極連接，反相器INV1的輸出（V2）與NMOS管M5的柵極連接，反相器INV2的輸出（V4）與NMOS管M3的柵極連接，反相器INV3的輸出即為預警信號（Pre_error）。

2.一種近閾值區穩定工作的全對稱在線監測單元的控制電路，主要包括三部分：分別設置在x條關鍵路徑末端的x個在線監測單元、m個n輸入動態或門、時鐘控制及動態門復位信號產生模塊，x、m和n均為正整數，其特征在于：

所述m個n輸入動態或門實時收集所述x個在線監測單元產生的x個預警信號（Pre_error01~Pre_errorx）并進行或操作，產生一個總預警信號（Or_error）傳輸給時鐘控制及動態門復位信號產生模塊；時鐘控制及動態門復位信號產生模塊接收到有效的總預警信號（Or_error）后，立即將系統工作時鐘（CK）暫停一個周期然后傳遞給每一個時序邏輯，同時產生動態門復位信號（irstn）并傳遞給每一個n輸入動態或門。

3.根據權利要求2所述的一種近閾值區穩定工作的全對稱在線監測單元的控制電路，其特征在于：

所述n輸入動態或門由3個PMOS、n+1個NMOS和一個反相器INV組成，其中， NMOS管MN1至NMOS管MNn的柵極分別與n個預警信號（Pre_error01~Pre_errorn）相連，NMOS管MN1至NMOS管MNn的源極與NMOS管MN0的漏極相連，NMOS管MN1至NMOS管MNn的漏極（V）與PMOS管MP0和PMOS管MP2的漏極（V）連接，同時該漏極（V）作為反相器INV的輸入；NMOS管MN0和PMOS管MP0的柵極與動態門復位信號（irstn）連接，NMOS管MN0的源極與地VSS連接，PMOS管MP1的源極和柵極、PMOS管MP0的源極均與電源VDD連接，PMOS管MP1的漏極與PMOS管MP2的源極連接，PMOS管MP2的柵極與反相器INV的輸出（Or_error）連接，反相器INV的輸出（Or_error）即為總預警信號。