[發明專利]一種基于鎖存器的電容對差分動態比較器

在審

• 申請號: 201611150150.6
• 申請日: 2016-12-14
• 公開（公告）號: CN106788352A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 周燁;周金風;王宇星;黃剛;陸俊嘉
• 申請（專利權）人: 無錫芯響電子科技有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 南京經緯專利商標代理有限公司32200
• 代理人: 熊玉瑋

技術領域

本發明公開了一種基于鎖存器的電容對差分動態比較器，屬于數模混合電路的技術領域。

背景技術

數模混合信號工藝芯片設計中，模數轉換模塊得到廣泛使用，特別是流水線結構在ADC結構中的優勢使之成為業內的主要選擇。高速比較器作為流水線ADC模塊的核心單元，其速度、功耗、精度及噪聲性能直接決定了高速高精度模數轉換器品質的優劣。基于鎖存器的電容差分對比較器由于其功耗低、速度快、精度高的優勢在ADC中得到廣泛使用。

傳統的動態鎖存比較器如圖1所示。電路由鎖存比較器1、控制開關單元2及耦合電容3單元組成。鎖存比較器1由第一至第四PMOS管PM1～PM4及第一至第五NMOS管NM1～NM5組成。第一PMOS管PM1的柵極接時鐘信號CK，源極接電源電壓，漏極接正極性輸出端口Vop；第二PMOS管PM2的柵極接負極性輸出端口Von，源極接電源電壓，漏極接正極性輸出端口Vop；第三PMOS管PM3的柵極接正極性輸出端口Vop，源極接電源電壓，漏極接負極性輸出端口Von；第四PMOS管PM4的柵極接時鐘信號CK，源極接電源電壓，漏極接負極性輸出端口Von；第一NMOS管NM1的柵極接負極性輸出端口Von，源極接第三NMOS管NM3的漏極，漏極接正極性輸出端口Vop；第二NMOS管NM2的柵極接正極性輸出端口Vop，源極接第四NMOS管NM4的漏極，漏極接負極性輸出端口Von；第三NMOS管NM3的柵極接第一輸入電容C_in1的下極板，源極接第五NMOS管NM5的漏極，漏極接第一NMOS管NM1的源極；第四NMOS管NM4的柵極接第二輸入電容C_in2的下極板，源極接第五NMOS管NM5的漏極，漏極接第二NMOS管NM2的源極；第五NMOS管NM5的柵極接時鐘信號CK，源極接地，漏極與第三NMOS管NM3的源極以及第四NMOS管NM4的源極相連接。

控制開關單元2由第一至第十開關K1～K10組成，第一開關K1的一端接負極性差分信號輸入端口Vin，另一端接第一輸入電容C_in1的上極板；第二開關K2的一端接第一輸入電容C_in1的上極板，另一端接地；第三開關K3的一端接第二參考電壓信號輸入端口V_ref-，另一端接第一參考電容C_ref1的上極板；第四開關K4的一端接第一參考電容C_ref1的上極板，另一端接地；第五開關K5的一端接第一參考電容C_ref1的下極板，另一端接地；第六開關K6的一端接正極性差分信號輸入端口Vip，另一端接第二輸入電容C_in2的上極板；第七開關K7的一端接第二輸入電容C_in2的上極板，另一端接地；第八開關K8的一端接第一參考電壓信號輸入端口V_ref+，另一端接第二參考電容C_ref2的上極板；第九開關K9的一端接第二參考電容C_ref2的上極板，另一端接地；第十開關K10的一端接第二參考電容C_ref2的下極板，另一端接地。

耦合電容單元3由第一輸入電容C_in1、第二輸入電容C_in2、第一參考電容C_ref1、第二參考電容C_ref2組成。第一輸入電容C_in1的上極板與第一開關K1和第二開關K2的連接點相連，下極板接第三NMOS管NM3的柵極；第二輸入電容C_in2的上極板與第六開關K6和第七開關K7的連接點相連，下極板接第四NMOS管NM4的柵極；第一參考電容C_ref1的上極板與第三開關K3和第四開關K4的連接點相連，下極板接第三NMOS管NM3的柵極；第二參考電容C_ref2的上極板與第八開關K8和第九開關K9的連接點相連，下極板接第四NMOS管NM4的柵極。

傳統的鎖存比較器可以實現較低的功耗和比較高的轉換速度，但是該電路最大的缺點是失配。影響傳統鎖存比較器失配的因素有外部因素和內部因素。內部因素分為隨機性和系統性失配；外部因素主要是輸入的控制信號和配置等因子的失配，包含輸入時鐘信號和參考電壓、電流基準的失配等。