[發明專利]晶圓級芯片尺寸封裝及其形成方法

在審

• 申請號: 201611140300.5
• 申請日: 2016-12-12
• 公開（公告）號: CN107180812A
• 公開（公告）日: 2017-09-19
• 發明（設計）人: 季彥良;熊明仁
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙)44280
• 代理人: 何青瓦

1.一種晶圓級芯片尺寸封裝，其特征在于，包括：

半導體結構；

接合墊，形成于該半導體結構上并且包括：多個導電片段；

導電元件，形成于該半導體結構上，并且與該接合墊相鄰；

鈍化層，形成于該半導體結構、該接合墊及該導電元件上，其中該鈍化層露出該導電片段的一部分；

重分布層，形成于該鈍化層以及該導電片段從該鈍化層露出的部分上；

平坦化層，形成于該鈍化層和該重分布層上，并且露出該重分布層的一部分；

凸塊下金屬層，形成于該平坦化層以及該重分布層從該平坦化層露出的部分上；以及

導電凸塊，形成于該凸塊下金屬層上。

2.如權利要求1所述的晶圓級芯片尺寸封裝，其特征在于，該導電元件設置在兩個該導電片段之間、或者該導電元件設置在多個該導電片段的左側處、或者該導電元件設置在多個該導電片段的右側處。

3.如權利要求1所述的晶圓級芯片尺寸封裝，其特征在于，該鈍化層包括：介電材料；及/或，該平坦化層包括：聚酰亞胺，聚苯并惡唑或者苯環丁烯。

4.如權利要求1所述的晶圓級芯片尺寸封裝，其特征在于，該凸塊下金屬層形成于該重分布層上，其中該該凸塊下金屬層不位于該導電片段自該鈍化層露出的部分的上方。

5.如權利要求1所述的晶圓級芯片尺寸封裝，其特征在于，該導電片段從該鈍化層露出的部分的尺寸介于2μm～90μm之間；

及/或，該導電片段從該鈍化層露出的部分為圓形、帶狀或者多邊形。

6.如權利要求1所述的晶圓級芯片尺寸封裝，其特征在于，俯視時該導電元件具有帶狀構造。

7.一種形成晶圓級芯片尺寸封裝的方法，其特征在于，包括：

提供其上形成有接合墊和導電元件的半導體結構，其中該接合墊包括：多個導電片段，并且該導電元件相鄰該接合墊；

于該半導體結構、該接合墊及該導電元件上形成鈍化層，其中該鈍化層露出該導電片段的部分；

于該鈍化層和該導電片段自該鈍化層露出的部分上形成重分布層；

于該鈍化層和該重分布層上形成平坦化層，并且該平坦化層露出該重分布層的一部分；

于該平坦化層以及該重分布層自該平坦化層露出的部分上形成凸塊下金屬層；以及

于該凸塊下金屬層上形成導電凸塊。

8.如權利要求7所述的方法，其特征在于，該鈍化層的形成步驟包括：

于該半導體結構、該接合墊及該導電元件上形成該鈍化層；以及

在該鈍化層中形成多個開口并且該多個開口分別露出多個該導電片段的部分。

9.如權利要求7所述的方法，其特征在于，該平坦化層的形成步驟包括：

于該鈍化層和該重分布層上形成該平坦化層；以及

在該平坦化層的一部分中形成開口，以露出該重分布層的一部分。

10.如權利要求7所述的方法，其特征在于，該導電片段自該鈍化層露出的部分具有圓形、帶狀或多邊形；

及/或，該導電片段自該鈍化層露出的部分的尺寸介于2μm～90μm之間；

及/或，俯視時該導電元件具有帶狀構造。