[發(fā)明專利]一種多邊形填充的硬件加速電路

有效

• 申請?zhí)枺?/td>: 201611125211.3
• 申請日: 2016-12-08
• 公開（公告）號: CN106780288B
• 公開（公告）日: 2020-10-20
• 發(fā)明（設(shè)計(jì)）人: 高偉林;王濤;鐘海林;楊粵濤;于小燕
• 申請（專利權(quán)）人: 蘇州長風(fēng)航空電子有限公司
• 主分類號: G06T1/20
• 分類號: G06T1/20
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

本發(fā)明屬于圖形產(chǎn)生技術(shù)領(lǐng)域，涉及一種多邊形填充的硬件加速電路。所述多邊形填充硬件加速電路包括DSP數(shù)字信號處理器、FPGA可編程邏輯器件、第一幀存和第二幀存器件。其中，F(xiàn)PGA可編程邏輯器件包括幀存控制器、標(biāo)記數(shù)據(jù)寄存器、顏色數(shù)據(jù)寄存器、狀態(tài)機(jī)、時(shí)序模塊。幀存控制器與DSP數(shù)字信號處理器、第一幀存、第二幀存、時(shí)序模塊、狀態(tài)機(jī)、標(biāo)記數(shù)據(jù)寄存器、顏色數(shù)據(jù)寄存器相連；時(shí)序模塊、標(biāo)記數(shù)據(jù)寄存器和顏色數(shù)據(jù)寄存器同時(shí)還與狀態(tài)機(jī)相連。本發(fā)明多邊形填充硬件加速電路可以顯著提高多邊形填充效率，降低軟件算法負(fù)擔(dān)，從而提高整幅畫面生成效率。

技術(shù)領(lǐng)域

本發(fā)明屬于圖形產(chǎn)生技術(shù)領(lǐng)域，涉及一種多邊形填充的硬件加速實(shí)現(xiàn)方法和電路。

背景技術(shù)

多邊形填充是計(jì)算機(jī)圖形學(xué)的一項(xiàng)重要研究內(nèi)容，其功能是將顯示器屏幕上給定多邊形閉合區(qū)域內(nèi)的所有像素單元都修改成指定的顏色數(shù)據(jù)。現(xiàn)有的多邊形填充算法一般采取軟件算法方法實(shí)現(xiàn)，如種子填充算法、掃描線填充算法、邊標(biāo)志填充算法等。其特征都是由軟件計(jì)算出需要填充的多邊形區(qū)域內(nèi)的所有像素顏色數(shù)據(jù)并寫入幀存。

隨著技術(shù)的發(fā)展，液晶顯示器的分辨率越來越高，涉及到的多邊形填充需求越來越多，需要顯示的畫面內(nèi)容也越來越復(fù)雜，這對多邊形填充電路提出了更高的要求。而目前已有的軟件算法實(shí)現(xiàn)多邊形填充方法存在以下缺陷：算法復(fù)雜、多邊形填充效率低、難以滿足高分辨率和實(shí)時(shí)性應(yīng)用需求。

發(fā)明內(nèi)容

本發(fā)明的目的：提供一種易于實(shí)現(xiàn)、可擴(kuò)展性強(qiáng)、效率高、硬件實(shí)現(xiàn)的多邊形填充電路。

為了適應(yīng)機(jī)載座艙液晶顯示器向高分辨率、高畫面復(fù)雜度發(fā)展的趨勢，提出一種、高性能、易實(shí)現(xiàn)的多邊形填充實(shí)現(xiàn)方案，采用DSP數(shù)字信號處理器1和FPGA可編程邏輯器件2作為主要處理器件，二者對第一幀存8和第二幀存9進(jìn)行乒乓操作，由DSP數(shù)字信號處理器1將待填充的多邊形邊界的標(biāo)記信息和顏色信息寫入第一幀存8或第二幀存9，由FPGA可編程邏輯器件2按照掃描順序逐點(diǎn)逐行地讀取第一幀存8或第二幀存9中的像素標(biāo)記和顏色信息，由狀態(tài)機(jī)5對標(biāo)記信息進(jìn)行狀態(tài)轉(zhuǎn)換處理，同時(shí)對顏色數(shù)據(jù)進(jìn)行處理，并將處理后的顏色數(shù)據(jù)由幀存控制器3寫入第一幀存8或第二幀存9，以此實(shí)現(xiàn)多邊形的硬件填充。

本發(fā)明的技術(shù)方案：一種多邊形填充的硬件加速電路，所述電路包括：DSP數(shù)字信號處理器1、FPGA可編程邏輯器件2、第一幀存8和第二幀存9；

FPGA可編程邏輯器件2包括幀存控制器3、時(shí)序模塊4、狀態(tài)機(jī)5、標(biāo)記數(shù)據(jù)寄存器6、顏色數(shù)據(jù)寄存器7；

其中，幀存控制器3分別與DSP數(shù)字信號處理器1、第一幀存8、第二幀存9、時(shí)序模塊4、狀態(tài)機(jī)5、標(biāo)記數(shù)據(jù)寄存器6、顏色數(shù)據(jù)寄存器7相連；

時(shí)序模塊4、標(biāo)記數(shù)據(jù)寄存器6、顏色數(shù)據(jù)寄存器7同時(shí)還分別與狀態(tài)機(jī)5相連；

所述DSP數(shù)字信號處理器1通過幀存控制器3將像素?cái)?shù)據(jù)寫入第一幀存8或第二幀存9，寫入的數(shù)據(jù)是包含了像素顏色信息和標(biāo)記信息的綜合數(shù)據(jù)；

所述的DSP數(shù)字信號處理器1和所述的FPGA可編程邏輯器件2經(jīng)由幀存控制器3對第一幀存8和第二幀存9采取乒乓操作方式，并以時(shí)序模塊4所發(fā)出的場同步信號為周期進(jìn)行交替切換；

所述的FPGA可編程邏輯器件2對第一幀存8或第二幀存9操作期間，按照屏幕掃描順序，對像素?cái)?shù)據(jù)進(jìn)行逐點(diǎn)逐行處理，對每一個(gè)地址內(nèi)的像素?cái)?shù)據(jù)的處理包括讀取和寫入兩種操作，并且在一個(gè)像素時(shí)鐘周期內(nèi)外完成；

所述的FPGA可編程邏輯器件2在對第一幀存8或第二幀存9的每一個(gè)地址單元操作分兩步進(jìn)行，第一步為讀取操作，將幀存中的像素顏色數(shù)據(jù)讀出顯示；第二步為寫入操作，在同一幀存地址上寫入經(jīng)過處理的顏色數(shù)據(jù)信息；