[發明專利]半導體封裝、半導體裝置及制造半導體封裝的方法

有效

• 申請號: 201611074783.3
• 申請日: 2016-11-29
• 公開（公告）號: CN106971981B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 許文松;林世欽;熊明仁
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/31;H01L21/56
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

本發明實施例提供了一種半導體封裝、半導體裝置及制造半導體封裝的方法。其中該半導體封裝包括：基底；第一電子元件，設置在該基底上；膜層，設置在該第一電子元件的上表面上；以及封裝體，封裝該第一電子元件與該膜層。本發明實施例，通過將膜層設置在第一電子元件的上表面與封裝體之間，從而提高半導體封裝的整體強度。

技術領域

本發明涉及半導體封裝技術領域，尤其涉及一種半導體封裝、半導體裝置及半導體封裝的制造方法。

背景技術

于電子產業中，具有高性能的高集成度與多功能性已成為新產品的基本。與此同時，由于制造成本與產品的尺寸成比例，因此高集成度會導至更高的制造成本。因此，要求集成電路(Integrated Circuit，IC)封裝的小型化已變得越來越重要。由于PoP(Package-on-package，封裝上封裝)是解決單個封裝中高密度系統集成的劃算的方案，因此PoP是目前發展最快的半導體封裝技術。但是，由于PoP結構具有薄的厚度，因此PoP結構容易由于加熱或其他因素而破裂或損傷。

發明內容

有鑒于此，本發明提供了一種半導體封裝、半導體裝置及半導體封裝的制造方法，可以增加半導體封裝的強度。

本發明提供了一種半導體封裝，包括：基底；第一電子元件，設置在該基底上，并且具有上表面；膜層，設置在該第一電子元件的該上表面上；以及封裝體，封裝該第一電子元件與該膜層。

其中，該膜層直接附著于該第一電子元件的該上表面上。

其中，該封裝體覆蓋該膜層的上表面。

其中，該膜層為通過涂布工藝形成于該第一電子元件的該上表面的薄膜。

其中，該封裝體包括：用來覆蓋該膜層的上表面的覆蓋部分，該膜層的厚度小于該覆蓋部分的厚度。

其中，進一步包括：多個導電元件，設置在該基底上并且圍繞該第一電子元件；其中，該每個導電元件的一部分由該封裝體封裝，另一部分從該封裝體中露出。

本發明提供了一種半導體裝置，包括：如上所述的半導體封裝；以及第二電子元件，堆疊在該半導體封裝上。

本發明提供了一種半導體封裝的制造方法，包括：提供具有上表面的晶圓；在該晶圓的該上表面上設置膜層；形成穿過該晶圓和該膜層的切割路徑，以形成至少一個第一電子元件，其中該膜層設置于該第一電子元件上；提供基底；將該第一電子元件設置于該基底上；并且形成封裝體，來封裝該第一電子元件及該膜層。

其中，在該晶圓的該上表面上設置膜層之前，進一步包括：研磨該晶圓的該上表面。

其中，在該晶圓的該上表面上設置膜層之后，進一步包括：加熱該膜層以固化該膜層。

本發明實施例的有益效果是：

本發明實施例在第一電子元件的上表面設置膜層，并由封裝體封裝該第一電子元件與該膜層，從而可以利用該膜層來增加該封裝體與該第一電子元件之間的界面的強度，進而提高半導體封裝的強度。

附圖說明

在瀏覽了以下詳細描述及附圖之后，本發明的上述目的及優點將對本領域技術人員更顯而易見，其中：

圖1為根據本發明實施例的半導體封裝的示意圖；

圖2為根據本發明另一實施例的半導體封裝的示意圖；

圖3為根據本發明實施例的半導體裝置的示意圖；

圖4A～4G示意了圖1的半導體封裝的制造過程。

具體實施方式