[發明專利]內部時鐘門控單元及其操作方法

在審

• 申請號: 201611071051.9
• 申請日: 2016-11-29
• 公開（公告）號: CN107046415A
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 劉祈麟;魯立忠;謝尚志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135;H03K19/0185
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地涉及內部時鐘門控單元及其操作方法。

背景技術

在包括各種同步電路的數字系統中，時鐘用于使所有部分一起同步。隨著半導體技術進步，時鐘信號的頻率增加并且時鐘網絡的功耗相應增加。在這種情況下，內部時鐘門控(ICG)是降低總時鐘網絡功率損耗的技術。在一些方法中，內部時鐘門控技術用于在一些時鐘周期期間不使用數字系統的一些電路時，未使能(unable，又稱停止或止能)用于這些電路的時鐘信號。

發明內容

根據本發明的一方面，提供了一種內部時鐘門控單元的電路，包括：鎖存器，配置為響應于鎖存器使能信號和輸入時鐘信號而生成選通控制信號，其中，所述鎖存器包括每一個都配置為執行多級復合邏輯功能的一對邏輯門；以及邏輯電路，配置為接收所述選通控制信號和所述輸入時鐘信號，并且響應于所述選通控制信號和所述輸入時鐘信號生成輸出時鐘信號。

根據本發明的另一方面，提供了一種內部時鐘門控單元的電路，包括：鎖存器控制電路，配置為響應于測試使能信號和使能信號而生成鎖存器使能信號；鎖存器，配置為響應于所述鎖存器使能信號和輸入時鐘信號而生成選通控制信號，其中，所述鎖存器包括每一個都配置為執行多級復合邏輯功能的一對邏輯門；以及邏輯電路，配置為響應于所述選通控制信號而選擇性地將所述輸入時鐘信號傳遞為輸出時鐘信號。

根據本發明的又一方面，提供了一種用于操作內部時鐘門控單元的方法，包括：響應于輸入時鐘信號和鎖存器使能信號，通過鎖存器生成選通控制信號，其中，所述鎖存器包括一對邏輯門，每一個邏輯門都配置為執行多級復合邏輯功能；以及響應于所述選通控制信號，通過邏輯電路將所述輸入時鐘信號選擇性地傳遞為輸出時鐘信號。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個實施例。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據本發明的一些實施例的內部時鐘門控單元的示意圖。

圖2是根據本發明的一些實施例的圖1中的鎖存器的電路圖。

圖3是根據本發明的一些實施例的圖2中示出的鎖存器的詳細的電路圖。

圖4是根據本發明的各個實施例的圖2中示出的鎖存器的詳細的電路圖。

圖5是根據本發明的一些實施例的圖1中的內部時鐘門控單元的各個信號的時序圖。

圖6和圖7都是示出了根據本發明的一些實施例的圖1中的內部時鐘門控單元和圖4中的鎖存器的操作的方法的流程圖。

圖8是根據本發明的各個實施例的圖1中的鎖存器的電路圖。

圖9是根據本發明的一些實施例的圖8中的鎖存器的詳細的電路圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發明在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

本說明書中使用的術語通常具有其在本領域中以及在使用每一個術語的具體上下文環境中的普通含義。本說明書中使用的實例，包括本文所討論的任何術語的實例，僅是示例性的，并且絕不是限制本發明的或任何示例性術語的范圍和意義。同樣，本發明不限于本說明書中給出的各個實施例。

盡管本文可以使用術語“第一”、“第二”等以描述各個元件，但是這些元件不應被這些術語限制。這些術語用于將一個元件與另一個元件區別開。例如，在不背離本發明的范圍的情況下，可以將第一元件叫做第二元件，并且類似地，可以將第二元件叫做第一元件。如本文所使用的，術語“和/或”包括一個或多個所列的相關聯項目的任何以及所有的組合。

隨著用于同步集成電路(IC)器件中的時鐘頻率增加，持續關注用于IC器件的動態功耗。對于一些IC器件，總動態功耗的大部分歸因于時鐘分布網絡。為了降低時鐘分布網絡的動態功耗，采用選擇性地選通(gate)IC器件中的時鐘信號的內部時鐘門控(ICG)電路。