[發明專利]一種存儲單元的擦除方法及裝置

在審

• 申請號: 201611056066.8
• 申請日: 2016-11-24
• 公開（公告）號: CN108109659A
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 胡洪;張建軍;卜爾龍
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14;G11C16/30
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆;胡彬

本發明公開了一種存儲單元的擦除方法及裝置，所述方法包括：接收擦除指令；根據存儲器芯片的當前溫度確定當前擦除電壓；向所述存儲器芯片的存儲單元施加所述當前擦除電壓。本發明實施例提供的一種存儲單元的擦除方法，通過根據存儲器芯片的當前溫度確定當前擦除電壓，并向所述存儲器芯片的存儲單元施加所述當前擦除電壓的技術手段，實現了改善低溫下擦除速度變慢的問題，以及高溫度下擦除速度過快引起的過擦除問題，提高了擦除性能。

技術領域

本發明實施例涉及存儲技術領域，具體涉及一種存儲單元的擦除方法及裝置。

背景技術

非易失閃存介質(nor flash/nand flash)是一種很常見的存儲芯片，兼有隨機存儲器(Random Access Memory，RAM)和只讀存儲器(Read-Only Memory，ROM)的優點，數據掉電不會丟失，是一種可在系統進行電擦寫的存儲器，同時它的高集成度和低成本使它成為市場主流。

在flash芯片中，一個存儲單元可看作為一個金屬氧化物半導體場效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。圖1是一種常見的MOSFET結構圖，包括柵極20、源極21、漏極22、P型阱23、N型阱25、P型硅半導體襯底26以及隧穿氧化層24，其相互間的連接為：P型硅半導體襯底26擴散出兩個N型區，P型阱23上方覆蓋一層隧穿氧化層24，最后在N型區上方通過腐蝕的方法做成兩個孔，通過金屬化的方法分別在絕緣層上及兩個孔內做成三個電極：柵極20、源極21和漏極22，源極21和漏極22分別對應兩個N型區且柵極20為存儲單元的字線，漏極22為存儲單元的位線。進一步的，柵極20又包括控制柵極201、多晶硅層間電介質202(Inter-Poly Dielectric,IPD)、浮動柵極203，且浮動柵極203可以存儲電荷。當對一個存儲單元進行擦除操作時，分別給柵極20以及源極21施加相應的擦除電壓，浮動柵極203上的電子會在電場的作用下向源極21移動，當源極21的電子達到一定數量時，此存儲單元就被擦除成功，即此存儲單元被成功寫1。

但是，由于低溫環境下電子的移動速度會變慢，而高溫環境下電子的移動速度會變快，影響電子流向源極的速度，如果低溫環境下施加與常溫下相同的擦除電壓，擦除速度會很慢，擦除占用的時間會變長，甚至有可能會導致擦除失敗，影響擦除性能；然而如果高溫環境下施加與常溫下相同的擦除電壓，擦除速度會很快，很容易出現過擦除的問題，影響擦除性能。

發明內容

本發明提供一種存儲單元的擦除方法及裝置，以改善低溫下擦除速度變慢的問題，提高擦除性能。

第一方面，本發明實施例提供了一種存儲單元的擦除方法，該方法包括：

接收擦除指令；

根據存儲器芯片的當前溫度確定當前擦除電壓；

向所述存儲器芯片的存儲單元施加所述當前擦除電壓。

進一步地，所述根據存儲器芯片的當前溫度確定當前擦除電壓之前，還包括：

通過溫度傳感器檢測所述存儲器芯片的當前溫度。

進一步地，所述根據存儲器芯片的當前溫度確定當前擦除電壓，包括：

若所述存儲器芯片的當前溫度低于低溫預設值，以默認擦除電壓為基準增大擦除電壓，以使存儲單元的柵源電壓差增大，將增大后的擦除電壓確定為所述當前擦除電壓；

若所述存儲器芯片的當前溫度高于高溫預設值，以默認擦除電壓為基準減小擦除電壓，以使存儲單元的柵源電壓差減小，將減小后的擦除電壓確定為所述當前擦除電壓。

其中，所述默認擦除電壓為常用的擦除電壓。

進一步地，所述根據存儲器芯片的當前溫度確定當前擦除電壓，還包括：